Please use this identifier to cite or link to this item:
https://hdl.handle.net/10216/89000| Author(s): | Carlos Alberto Pereira Ferreira |
| Title: | Verilog implementation of the VESA DSC compression algorithm |
| Issue Date: | 2016-07-12 |
| Description: | O trabalho consiste em implementar em verilog o Standard de compressão VESA DSC v1.1. O projecto está na fase de teste e optimização para cumprir restrições de timming. É esperado estar concluido nos inicios de Junho. Feito isto será feita uma comparação entre uma abordagem usando ferramentes de síntese de alto nível e a abordagem "manual" (RTL) |
| Subject: | Engenharia electrotécnica, electrónica e informática Electrical engineering, Electronic engineering, Information engineering |
| Scientific areas: | Ciências da engenharia e tecnologias::Engenharia electrotécnica, electrónica e informática Engineering and technology::Electrical engineering, Electronic engineering, Information engineering |
| DOI: | 10.34626/ge92-wx45 |
| TID identifier: | 201298740 |
| URI: | https://hdl.handle.net/10216/89000 |
| Document Type: | Dissertação |
| Rights: | openAccess |
| Appears in Collections: | FEUP - Dissertação |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| 170133.pdf | Verilog implementation of the VESA DSC compression algorithm | 984.87 kB | Adobe PDF |  View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.