Please use this identifier to cite or link to this item: https://hdl.handle.net/10216/89000
Full metadata record
DC FieldValueLanguage
dc.creatorCarlos Alberto Pereira Ferreira
dc.date.accessioned2019-07-12T23:18:15Z-
dc.date.available2019-07-12T23:18:15Z-
dc.date.issued2016-07-12
dc.date.submitted2016-07-28
dc.identifier.othersigarra:170133
dc.identifier.urihttps://hdl.handle.net/10216/89000-
dc.descriptionO trabalho consiste em implementar em verilog o Standard de compressão VESA DSC v1.1. O projecto está na fase de teste e optimização para cumprir restrições de timming. É esperado estar concluido nos inicios de Junho. Feito isto será feita uma comparação entre uma abordagem usando ferramentes de síntese de alto nível e a abordagem "manual" (RTL)
dc.language.isoeng
dc.rightsopenAccess
dc.subjectEngenharia electrotécnica, electrónica e informática
dc.subjectElectrical engineering, Electronic engineering, Information engineering
dc.titleVerilog implementation of the VESA DSC compression algorithm
dc.typeDissertação
dc.contributor.uportoFaculdade de Engenharia
dc.identifier.tid201298740
dc.subject.fosCiências da engenharia e tecnologias::Engenharia electrotécnica, electrónica e informática
dc.subject.fosEngineering and technology::Electrical engineering, Electronic engineering, Information engineering
thesis.degree.disciplineMestrado Integrado em Engenharia Electrotécnica e de Computadores
thesis.degree.grantorFaculdade de Engenharia
thesis.degree.grantorUniversidade do Porto
thesis.degree.level1
rcaap.embargofctAcordo de confidencialidade com a empresa Synopsys
Appears in Collections:FEUP - Dissertação

Files in This Item:
File Description SizeFormat 
170133.pdfVerilog implementation of the VESA DSC compression algorithm984.87 kBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.