Verilog implementation of the VESA DSC compression algorithm

Utilize este identificador para referenciar este registo: https://hdl.handle.net/10216/89000

Registo completo

Campo DC	Valor	Idioma
dc.creator	Carlos Alberto Pereira Ferreira
dc.date.accessioned	2025-11-04T21:15:52Z	-
dc.date.available	2025-11-04T21:15:52Z	-
dc.date.issued	2016-07-12
dc.date.submitted	2016-07-28
dc.identifier.other	sigarra:170133
dc.identifier.uri	https://hdl.handle.net/10216/89000	-
dc.description	O trabalho consiste em implementar em verilog o Standard de compressão VESA DSC v1.1. O projecto está na fase de teste e optimização para cumprir restrições de timming. É esperado estar concluido nos inicios de Junho. Feito isto será feita uma comparação entre uma abordagem usando ferramentes de síntese de alto nível e a abordagem "manual" (RTL)
dc.language.iso	eng
dc.rights	openAccess
dc.subject	Engenharia electrotécnica, electrónica e informática
dc.subject	Electrical engineering, Electronic engineering, Information engineering
dc.title	Verilog implementation of the VESA DSC compression algorithm
dc.type	Dissertação
dc.contributor.uporto	Faculdade de Engenharia
dc.identifier.doi	10.34626/ge92-wx45
dc.identifier.tid	201298740
dc.subject.fos	Ciências da engenharia e tecnologias::Engenharia electrotécnica, electrónica e informática
dc.subject.fos	Engineering and technology::Electrical engineering, Electronic engineering, Information engineering
thesis.degree.discipline	Mestrado Integrado em Engenharia Electrotécnica e de Computadores
thesis.degree.grantor	Faculdade de Engenharia
thesis.degree.grantor	Universidade do Porto
thesis.degree.level	1
Aparece nas coleções:	FEUP - Dissertação

Ficheiros deste registo:

Ficheiro	Descrição	Tamanho	Formato
170133.pdf	Verilog implementation of the VESA DSC compression algorithm	984.87 kB	Adobe PDF	Ver/Abrir