Gerador de padrões de vídeo UHD utilizando HDL (Verilog)

Júnio Duarte Lopes Parente

doi:10.34626/q5np-0335

Please use this identifier to cite or link to this item: https://hdl.handle.net/10216/121199

Full metadata record

DC Field	Value	Language
dc.creator	Júnio Duarte Lopes Parente
dc.date.accessioned	2025-11-07T03:57:42Z	-
dc.date.available	2025-11-07T03:57:42Z	-
dc.date.issued	2019-07-05
dc.date.submitted	2019-07-17
dc.identifier.other	sigarra:342925
dc.identifier.uri	https://hdl.handle.net/10216/121199	-
dc.description	A presente dissertação consiste na implementação, em FPGA, recorrendo a HDL (Verilog) e IP Cores existentes, de um gerador de padrões de vídeo para altas resoluções como é o caso do 4K e do 8K, a 60 frames por segundo (fps). As frames geradas pelo gerador de padrões de vídeo, são enviadas para a interface SDI e são utilizadas técnicas multilink para se conseguir enviar uma dada cadência de dados mais elevada que não conseguiria ser transmitida através de um único link SDI.
dc.description.abstract	The present dissertation consists of the implementation in a FPGA, using HDL (Verilog) and existing IP Cores, of a Video Pattern Generator for high resolutions as is the case of 4K and 8K, at 60 frames per second (fps). The frames generated by the Video Pattern Generatore are sent to the SDI interface and are used multilink techniques to be able to send a higher data rate that could not be transmitted through a single link.
dc.language.iso	por
dc.rights	openAccess
dc.subject	Engenharia electrotécnica, electrónica e informática
dc.subject	Electrical engineering, Electronic engineering, Information engineering
dc.title	Gerador de padrões de vídeo UHD utilizando HDL (Verilog)
dc.type	Dissertação
dc.contributor.uporto	Faculdade de Engenharia
dc.identifier.doi	10.34626/q5np-0335
dc.identifier.tid	202394417
dc.subject.fos	Ciências da engenharia e tecnologias::Engenharia electrotécnica, electrónica e informática
dc.subject.fos	Engineering and technology::Electrical engineering, Electronic engineering, Information engineering
thesis.degree.discipline	Mestrado Integrado em Engenharia Electrotécnica e de Computadores
thesis.degree.grantor	Faculdade de Engenharia
thesis.degree.grantor	Universidade do Porto
thesis.degree.level	1
Appears in Collections:	FEUP - Dissertação

Files in This Item:

File	Description	Size	Format
342925.pdf	Gerador de padrões de vídeo UHD utilizando HDL (Verilog)	5.51 MB	Adobe PDF	View/Open

Show simple item record Recommend this item Display Statistics