1. Repositório Aberto da Universidade do Porto
  2. FEUP - Faculdade de Engenharia
  3. FEUP - Dissertação
Please use this identifier to cite or link to this item: https://hdl.handle.net/10216/65328
Full metadata record
DC FieldValueLanguage
dc.contributorMendonça, Hélio Mendes de Sousapt_PT
dc.contributorUniversidade do Porto. Faculdade de Engenhariapt_PT
dc.creatorMachado, Ricardo Jorge dos Santospt_PT
dc.date2010pt_PT
dc.date.accessioned2013-03-07T03:06:22Z-
dc.date.available2013-03-07T03:06:22Z-
dc.date.issued2010-
dc.identifieroai:digitool.fe.up.pt:238980pt_PT
dc.identifier.urihttp://hdl.handle.net/10216/65328-
dc.descriptionTese de mestrado integrado. Engenharia Electrotécnica e de Computadores (Telecomunicações). Universidade do Porto. Faculdade de Engenharia. 2010pt_PT
dc.formatXXI, 150 p., 30 cmpt_PT
dc.format.mimetypeapplication/pdfpt_PT
dc.languageporpt_PT
dc.relationFEUPpt_PT
dc.relationSDIpt_PT
dc.relationRiFEUPpt_PT
dc.rightsopenAccesspt_PT
dc.subjectVerilog - linguagem de descrição de hardwarept_PT
dc.subjectPlataformas FPGApt_PT
dc.titleBiblioteca de módulos Verilog para interface de FPGAs com periféricos I/Opt_PT
dc.typeDissertaçãopt_PT
dc.contributor.uportoFaculdade de Engenharia-
dc.identifier.doi10.34626/162h-cv94-
thesis.degree.grantorFaculdade de Engenharia-
thesis.degree.grantorUniversidade do Porto-
thesis.degree.level1-
dc.identifier.isnihttps://isni.org/isni/000000040392388X-
dc.identifier.rorhttps://ror.org/043pwc612-
Appears in Collections:FEUP - Dissertação

Files in This Item:
File Description SizeFormat 
000149183.pdf3.11 MBAdobe PDFThumbnail
View/Open
Show simple item record Recommend this item Display Statistics


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.