Estudo e implementação de uma metodologia de estimação de potência de circuitos analógicos em modelos de System Verilog

Please use this identifier to cite or link to this item: https://hdl.handle.net/10216/132736

Author(s):	Francisco Bandeira Lobo de Àvila
Title:	Estudo e implementação de uma metodologia de estimação de potência de circuitos analógicos em modelos de System Verilog
Issue Date:	2020-10-14
Subject:	Engenharia electrotécnica, electrónica e informática Electrical engineering, Electronic engineering, Information engineering
Scientific areas:	Ciências da engenharia e tecnologias::Engenharia electrotécnica, electrónica e informática Engineering and technology::Electrical engineering, Electronic engineering, Information engineering
DOI:	10.34626/vtqh-r341
TID identifier:	202590224
URI:	https://hdl.handle.net/10216/132736
Document Type:	Dissertação
Rights:	openAccess
Appears in Collections:	FEUP - Dissertação

Files in This Item:

File	Description	Size	Format
428224.pdf	Estudo e implementação de uma metodologia de estimação de potência de circuitos analógicos em modelos de SystemVerilog	1.01 MB	Adobe PDF	View/Open