Utilize este identificador para referenciar este registo:
https://hdl.handle.net/10216/84573| Autor(es): | José S. Matos Filipe S. Pinto José M. M. Ferreira |
| Título: | A boundary scan test controller for hierarchical BIST |
| Data de publicação: | 1992 |
| Resumo: | A test controller for BIST of Boundary Scan Boards is described. It consists of a test processor core, with an optimized architecture for controlling the board-level BST infrastructure, and a system level testability bus interjace, allowing the implementation of a hierarchical test strategy. Automatic test pattern generation for this dedicated processor simplifies the task of providing a board-level BIST solution. |
| Assunto: | Engenharia electrotécnica, Engenharia electrotécnica, electrónica e informática Electrical engineering, Electrical engineering, Electronic engineering, Information engineering |
| Áreas do conhecimento: | Ciências da engenharia e tecnologias::Engenharia electrotécnica, electrónica e informática Engineering and technology::Electrical engineering, Electronic engineering, Information engineering |
| URI: | https://hdl.handle.net/10216/84573 |
| Fonte: | Proceedings of the IEEE International Test Conference |
| Tipo de Documento: | Artigo em Livro de Atas de Conferência Internacional |
| Condições de Acesso: | openAccess |
| Licença: | https://creativecommons.org/licenses/by-nc/4.0/ |
| Aparece nas coleções: | FEUP - Artigo em Livro de Atas de Conferência Internacional |
Ficheiros deste registo:
| Ficheiro | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| 53148.pdf | A Boundary Scan Test Controller for Hierarchical BIST | 384.62 kB | Adobe PDF |  Ver/Abrir |
Este registo está protegido por Licença Creative Commons
