

FACULDADE DE ENGENHARIA DA UNIVERSIDADE DO PORTO



Reciclagem de potência para um transmissor RF sem fios

Bruno Miguel Gonçalves Saraiva

Mestrado Integrado em Engenharia Eletrotécnica e de Computadores

Orientador: Manuel Cândido Duarte dos Santos

Co-orientador: Vítor Manuel Grade Tavares

26 de fevereiro de 2021

Resumo

Actualmente o consumo energético é uma das grandes preocupações da sociedade, sendo transversal a várias áreas, estando a ciência recorrentemente à procura de alternativas que permitam aliviar o consumo excessivo dos recursos naturais disponíveis, e também de modo a tornar os vários sistemas mais económicos do ponto de vista financeiro.

Desde muito cedo que no projecto dos circuitos electrónicos um dos pontos de maior importância é o consumo energético dos mesmos, assim como a sua eficiência, ou seja, devem ser circuitos de baixo consumo e que idealmente a totalidade da energia entregue ao circuito seja utilizada para realizar o objectivo para o qual o dispositivo foi projectado. Com o passar do tempo a eficiência dos circuitos tem vindo a ganhar uma maior relevância no mercado tecnológico, com grande foco nos dispositivos portáteis como *smartphones* e *smartwatches*, sendo que o utilizador destes dispositivos pretende que a bateria dure o maior tempo possível e que a mesma seja consumida quando faz o uso dos mesmos e não quando se encontram em *stand-by*.

O elevado poder de processamento dos dispositivos, que vem a crescer ao longo dos anos, é um dos entraves a um aumento de eficiência dos dispositivos, sendo por esse motivo necessário pensar em soluções alternativas como, por exemplo, a reciclagem da energia que é dissipada pelos dispositivos.

Nesta dissertação é desenvolvida uma rede de reciclagem de potência a aplicar num transmissor cartesiano-polar com transmissão de sinal QAM com largura de banda de 250kHz e frequência de portadora de 250MHz. O sistema proposto inclui um isolador, uma rede de adaptação de impedância, um rectificador classe E, um conversor DC-DC, um filtro de saída e um sistema de realimentação para controlar o conversor DC-DC de modo a obter o máximo de potência recuperada. De modo a manter o isolamento entre os amplificadores do transmissor o design da arquitectura proposta é realizado de modo a tentar manter a impedância de entrada igual a 50Ω .

A rede de reciclagem de potência proposta opera para níveis de potência de entrada na gama de 4dBm a 20.4dBm apresentando uma eficiência superior a 50% de 12.28dBm até 20.4dBm e a sua integração no transmissor cartesiano-polar permite aumentar a eficiência do mesmo em mais de 20% na gama de 12.28dBm a 20.4dBm.

Abstract

Energy consumption is one of the major concerns of today's society, being common to multiple areas. Currently science is looking for alternatives that alleviate the excessive consumption of available natural resources and trying to make these various systems more economic.

Energy consumption and efficiency are two of the most important aspects when it comes to designing electric circuits, that is, circuits should try to spend as little energy as possible and the energy should be mostly used on the circuit operation. Over time, the efficiency of circuits is becoming of greater importance in the technological market due to a strong focus on portable devices such as smartphones and smartwatches, given that the user of these devices wants the battery to last as long as possible and not to waste unnecessary energy. The processing power of the devices has been growing over the years leading to a decrease in the efficiency of the devices. It is therefore necessary to think about options that compensate the wasted energy, such as power recycling network.

In this dissertation, a power recycling network was developed and applied to a polar-cartesian transmitter. This transmitter consisted on a QAM signal with a bandwidth of 250kHz and carrier frequency of 250MHz. The proposed system includes an isolator, an impedance matching network, a class E rectifier, a DC-DC converter, an output filter and a feedback network for the DC-DC controller in order to achieve the maximum power recovery. To keep the isolation between the amplifiers of the transmitter, it was necessary to try to keep the input impedance of the design system as close as possible to 50Ω . The proposed power recycling network operates for power levels in the range of 4dBm to 20.4dBm, with an efficiency greater than 50% for power levels between 12.28dBm and 20.4dBm. The integration of the power recycling network with in the cartesian-polar transmitter allows it to increase its efficiency by more than 20% in the range of 12.28dBm to 20.4dBm.

Agradecimentos

O desenvolvimento desta dissertação de mestrado não seria possível sem o precioso apoio de várias pessoas.

Primeiramente o meu muito obrigado aos meus orientadores Cândido Duarte e Vítor Tavares pela possibilidade de desenvolver um trabalho na minha área de interesse, pela paciência, pelo apoio prestado, pelas discussões produtivas com a finalidade de encontrar a melhor solução para o problema em estudo e pelo conhecimento transmitido. Foi uma honra trabalhar com eles durante estes tempos nos quais aprendi variadíssimas coisas que vão além da componente teórica e que certamente farão de mim um melhor profissional.

À minha família pelo apoio e compreensão durante os últimos 5 anos. Para a minha mãe Hostilina e o meu pai Leonel não tenho palavras para descrever o sentimento de gratidão por terem tornado possível o concretizar de um dos meus sonhos e sempre apoiarem as minhas decisões. Obrigado por estarem sempre ao meu lado, por me terem proporcionados todas as condições para que esta caminhada se tornasse mais fácil e fazerem de mim a pessoa que sou hoje. São, sem dúvida, o exemplo que eu quero sempre seguir.

À minha irmã Leonor e ao meu irmão Pedro agradeço todo o carinho, apoio e mimos que preparavam para as minhas visitas de fim-de-semana.

Por último, e não menos importante, o meu obrigado à minha namorada Andreia por estar sempre ao meu lado, apoiar e incentivar a fazer sempre mais e melhor durante este caminhada. Obrigado pelo tempo que dispensavas nas tuas longas viagens desde a Covilhã para me vires ajudar e incentivar nos momentos mais difíceis.

Sem o seu carinho e amor não seria possível chegar aqui e ultrapassar os obstáculos que foram surgindo ao longo deste últimos anos. Obrigado por fazeres de mim uma pessoa melhor.

Bruno Saraiva

“If the people really set their minds on anything it is impossible to prevent their getting what they want.”

Henry Ford

Conteúdo

1	Introdução	1
1.1	Descrição do problema	1
1.2	Objectivo	2
1.3	Estrutura da Dissertação	3
2	Revisão Bibliográfica	5
2.1	Reciclagem de potência em <i>outphasing</i>	5
2.2	Reciclagem de potência no transmissor cartesiano-polar	11
2.2.1	Rede de compressão de resistência	12
2.2.2	Rectificadores	18
3	Rede de reciclagem de potência	25
3.1	Rectificador classe E ressonante com díodo em paralelo	25
3.2	Adaptação de impedância	35
3.3	Conversor DC-DC	39
3.4	Circulador	50
3.5	Fonte de tensão DC como carga	55
4	Introdução de não idealidades na rede de reciclagem de potência	59
4.1	Circulador não-ideal	59
4.2	Comutadores não-ideais	64
4.3	Sistema proposto	69
4.4	Rastreamento da potência máxima entregue à carga	76
5	Conclusões e Trabalho Futuro	85
5.1	Satisfação dos Objectivos	85
5.2	Trabalho Futuro	86
A	Circuitos de simulação em ADS.	87
B	Algoritmo de MPPT em <i>Simulink</i>.	93
	Referências	95

Lista de Figuras

1.1	Transmissor Cartesiano-Polar.	2
1.2	Sinal à saída do combinador.	3
2.1	Esquema da técnica de <i>outphasing</i> com combinador híbrido.	6
2.2	Transmissor utilizando uma rede de reciclagem de potência.	7
2.3	Diagrama de fluxo de potência de um transmissor com utilização de reciclagem de potência.	8
2.4	Circuito de reciclagem de potência em <i>outphasing</i>	9
2.5	Figuras de mérito da conversão RF-DC.	9
2.6	Arquitetura OPERA.	10
2.7	Rede de compressão de resistência com dois elementos, e ramos reactivos.	11
2.8	Impedância da RCN versus resistência de carga para um desvio de $\pm 5\%$ da frequência de operação considerando $X=10\Omega$	12
2.9	Eficiência global do sistema e Eficiência da Rede de Reciclagem de Potência.	13
2.10	Impedância da RCN em função da impedância do circuito rectificador considerando $X=50\Omega$	14
2.11	Rede de compressão de resistência com 4 elementos e ramos reactivos.	15
2.12	Rectificador e RCN recorrendo a linhas de transmissão	16
2.13	Eficiência medida e simulada do rectificador proposto por Junfeng Xu e David S. Ricketts, com e sem ICN.	17
2.14	Amplificador e rectificador Classe E.	18
2.15	Circuitos rectificadores baseados em sub-rectificadores.	19
2.16	Rectificador com reciclagem de potência baseado em <i>branch-line coupler</i>	20
2.17	Esquemático de uma <i>rectenna</i>	22
3.1	Diagrama de blocos da rede de reciclagem de potência proposta.	25
3.2	Rectificador proposto.	26
3.3	Capacidade de junção do díodo.	27
3.4	Comparação da capacidade de junção dos díodos.	28
3.5	Seleção da resistência de carga R_o	29
3.6	Simulação rectificador da figura 3.2, com valores da tabela 3.1.	30
3.7	Variação dos componentes C_1 e R_o de modo a manter Z_{in} constante relativamente à situação nominal($R_o = 190\Omega$ e $C_1 = 5\text{ nF}$).	32
3.8	Comparação de parâmetros do rectificador para utilização de C_1 fixo ou variável.	33
3.9	Representação do conceito de adaptação de impedância.	35
3.10	Rede de adaptação de impedância em π proposta.	36
3.11	Sistema incluindo adaptação de impedância e rectificador.	38
3.12	Impacto da adaptação no nível de sinal à entrada do rectificador.	39

3.13	Resultados com adaptação de impedância.	40
3.14	Disposição de elemento de comutação no conversor DC-DC.	41
3.15	Funcionamento do <i>Boost-Converter</i>	42
3.16	Sistema incluindo adaptação de impedância, rectificador e conversor DC-DC. . .	43
3.17	Simulação do circuito da figura 3.16 com $D=0.7$	44
3.18	Verificação funcionamento <i>Boost Converter</i> : (a) e (b): Validação da expressão 3.20b; (c) e (d): Validação da expressão 3.22a.	45
3.19	Comparação de eficiência para $R_{OUT} = 165\Omega$ e $R_{OUT} = 660\Omega$	46
3.20	Análise do circuito da figura 3.16 de modo a obter $Z_{in} = 50\Omega$	47
3.21	Varrimento de R_o para $P_{\text{útil}} = 108.9\text{mW}$: (a) e (b) Com adaptação de impedância (circuito figura 3.11); (c) e (d) Sem adaptação de impedância (circuito figura 3.2). . .	48
3.22	Resultados obtidos do varrimento do <i>duty-cycle</i> do circuito da figura A.1. Resultados em mW.	49
3.23	(a),(b) e (c): Comparação de alguns parâmetros dependendo do objectivo que pode ser obter $Z_{in} = 50\Omega$ ou potência na carga máxima; (d) Impedância de entrada Z_{in} quando se obtém P_{OUT} máximo.	50
3.24	(a) Símbolo do circulador; (b) Circulador configurado para actuar como isolador. . .	51
3.25	Inclusão do isolador no sistema proposto.	53
3.26	Resultados de simulação do esquemático da figura 3.25 com circulador ideal . . .	54
3.27	Sistema de reciclagem de potência com fonte de tensão DC como carga.	55
3.28	Comparação do valor DC de V_o com carga resistiva ou carga DC.	56
3.29	Comparação de resultados utilizando uma carga resistiva ou uma fonte de tensão DC como carga.	57
4.1	Caracterização do circulador.	60
4.2	Resultados da caracterização do circulador - Magnitude dos parâmetros S	61
4.3	Resultados de simulação introduzindo o isolador real na rede de reciclagem de potência.	62
4.4	(a) Colocação de MOSFET no <i>Boost-Converter</i> ; (b) Significado de tempos de ligar e desligar do MOSFET	65
4.5	Representação dos sinais de controlo dos comutadores. A vermelho sinal de controlo do comutador S1 e a azul do comutador S2.	67
4.6	Esquemático de sistema proposto com MOSFETs como elementos de comutação. . .	68
4.7	Resultados de simulação com a introdução dos comutadores reais.	69
4.8	Principio de absorção aplicado à capacidade de junção do díodo.	70
4.9	Circuito de adaptação e rectificador com componentes em paralelo.	71
4.10	Esquemático final do sistema proposto.	72
4.11	Resultados da simulação da rede de reciclagem proposta com todos os componentes reais.	73
4.12	Diagrama de blocos para análise da eficiência do sistema.	74
4.13	Eficiência dos vários blocos do sistema proposto.	75
4.14	Comparação de eficiências da rede de reciclagem proposta com todos os componentes reais.	76
4.15	Conceito de MPPT:(a) e (b) Aplicado em painéis fotovoltaicos; (c) e (d) Aplicado à rede de reciclagem de potência.	77
4.16	Solução proposta para obter a corrente I_{OUT}	78
4.17	Fluxograma do algoritmo P&O a testar.	79
4.18	Característica do painel fotovoltaico a usar em simulação.	80
4.19	Circuito de simulação em <i>Simulink</i> de MPPT recorrendo a um controlador externo. .	81

4.20	Resultados de simulação de MPPT com recurso controlador externo.	81
4.21	Esquemático da solução proposta de MPPT sem recorrer a controlador externo. .	82
4.22	Circuito de simulação em <i>Simulink</i> de MPPT sem recorrer a um controlador externo.	83
4.23	Resultados de simulação de MPPT sem recurso a controlador externo.	84
A.1	Circuito de simulação com comutadores "ideais" para obter P_{OUT} máximo.	88
A.2	Circuito de simulação com circulador e comutadores ideais para obter P_{OUT} máximo.	89
A.3	Circuito de simulação com isolador real e comutadores "ideais" para obter P_{OUT} máximo.	90
A.4	Circuito de simulação com isolador e comutadores reais para obter P_{OUT} máximo.	91
A.5	Circuito de simulação com todos os componentes reais em ADS.	92

Lista de Tabelas

2.1	Comparação entre algumas técnicas de compressão de resistência existentes na bibliografia. Valores extraídos visualmente dos gráficos estão anotados com (*). .	17
2.2	Comparação entre algumas técnicas de conversão RF-DC presentes na bibliografia. Valores extraídos visualmente dos gráficos estão anotados com (*).	21
2.3	Comparação entre algumas <i>rectennas</i> existentes na bibliografia. Valores extraídos visualmente dos gráficos estão anotados com (*).	22
2.4	Comparação entre algumas técnicas de cancelamento da tensão de limiar do transistor. Valores extraídos visualmente dos gráficos estão anotados com (*).	23
3.1	Valor dos componentes utilizados no rectificador correspondente à figura 3.2. . .	30
3.2	Resultados obtidos da simulação do rectificador.	31
3.3	Relação da variação de Z_{rect} com V_{in} , C_1 e R_o	31
3.4	Característica de cada porto do circulador.	52
4.1	Parâmetros S do isolador.	60
4.2	Comparação entre utilização de <i>Boost Converter</i> ou <i>Buck-Boost Converter</i> como conversor DC-DC.	64
4.3	Característica dos comutadores. Valores retirados das respectivas <i>datasheets</i> . . .	66
4.4	Comparação do valor dos componentes do sistema proposto para $f=1\text{MHz}$ e $f=250\text{MHz}$. 70	
4.5	Componentes utilizados no sistema proposto.	73

Abreviaturas e Símbolos

ADS	<i>Advanced Design System</i>
CMOS	Semicondutor de Metal-Óxido Complementar (<i>Complementary Metal-Oxide-Semiconductor</i>)
CPT	Transmissor Cartesiano-Polar (<i>Cartesian-Polar Transmitter</i>)
ICN	Rede de Compressão de Impedância (<i>Impedance Compression Network</i>)
IL	Perdas de Inserção (<i>Insertion Loss</i>)
LINC	Amplificação Linear utilizando Componentes não Lineares (<i>Linear Amplification using Nonlinear Components</i>)
MOSFET	Transístor de efeito de campo metal - óxido - semicondutor (<i>Metal Oxide Semiconductor Field Effect Transistor</i>)
MPPT	Rastreamento do Ponto de Potência Máxima (<i>Maximum Power Point Tracking</i>)
PCB	Placa de circuito impresso (<i>Printed Circuit Board</i>)
P&O	Perturbar e Observar (<i>Pertub & Observe</i>)
QAM	Modulação de Amplitude em Quadratura (<i>Quadrature Amplitude Modulation</i>)
RCN	Rede de Compressão de Resistência (<i>Resistance Compression Network</i>)
RF	Radiofrequência (<i>Radio Frequency</i>)
Sinal IQ	Sinal em fase e quadratura (<i>In-phase and quadrature signal</i>)
SMPA	Amplificador potência em modo comutado (<i>Switching Mode Power Amplifier</i>)
TRCN	Rede de compressão de resistência com linhas de transmissão (<i>Transmission Line Resistance Compression Network</i>)
VNA	Vector Network Analyzer
VSWR	Relação de Ondas Estacionárias (<i>Voltage Standing Wave Ratio</i>)

Capítulo 1

Introdução

Existem vários tipos de arquiteturas nas quais os transmissores de comunicações sem fios podem ser implementados sendo as arquiteturas mais comuns a arquitetura cartesiana e a arquitetura polar tendo cada uma delas as suas vantagens e desvantagens. Por exemplo, um transmissor com arquitetura polar apresenta uma eficiência superior quando comparado com o transmissor cartesiano, mas a utilização de sinais em módulo e fase que possuem uma largura de banda superior à dos sinais em fase e quadratura (sinais IQ) utilizados no transmissor cartesiano não é desejável devido à elevada saturação do espectro de frequências.

Da combinação destas duas arquiteturas, aproveitando as vantagens de cada uma delas, resulta o transmissor RF cartesiano-polar (CPT - *Cartesian-Polar Transmitter*) [1] representado na figura 1.1.

1.1 Descrição do problema

Na figura 1.1 o componente soma é implementado através da utilização de um combinador cujo símbolo está representado na figura 1.2a. Como mencionado em [1] devido à ortogonalidade dos sinais, visível na figura 1.2b, nas duas saídas do combinador o sinal têm a mesma potência, ou seja, a potência do sinal é dividida de igual modo entre a porta soma (v^+) e a porta diferença (v^-). A porta soma do combinador está ligada uma antena que transmite o sinal pretendido enquanto que na porta diferença está colocada uma resistência de 50Ω que permite manter a linearidade do transmissor, sendo que nesta resistência está a ser dissipada energia sobre a forma de calor.

Assim sendo, a utilização do transmissor cartesiano-polar levanta um problema de eficiência proveniente da utilização de sinais IQ onde apenas 50% da energia é aproveitada para transmitir o sinal e a restante é desperdiçada na resistência colocada na porta diferença. Por esse motivo uma boa abordagem é aproveitar essa energia de modo a que seja reutilizada, por exemplo, para alimentar os amplificadores do transmissor, evitando degradar a linearidade do transmissor.




Figura 1.1: Transmissor Cartesiano-Polar proposto em [1]. Retirado de [1].

1.2 Objectivo

Dada a ineficiência energética do transmissor cartesiano-polar é proposto reciclar o máximo de potência possível, que até agora é dissipada sobre a forma de calor, através da integração de uma rede de reciclagem potência no transmissor cartesiano-polar. De modo a não degradar a linearidade do transmissor a impedância de entrada da rede de reciclagem, que corresponde à impedância vista pela porta diferença do combinador, deverá manter o valor mais próximo possível de 50Ω . De uma forma ideal, independentemente da potência disponível na porta diferença, a rede de reciclagem deveria ser capaz de recuperar toda a energia que é entregue nesse porto do combinador e manter a impedância de entrada igual a 50Ω , aumentando assim a eficiência do transmissor para 100 %.

A rede de reciclagem de potência é constituída por um isolador, uma rede de adaptação de impedância para adaptar a impedância do rectificador para 50Ω , um rectificador classe E de elevada eficiência para rectificar o sinal entregue na porta diferença do combinador, um *Boost-Converter* para colocar na saída do rectificador a tensão de alimentação do transmissor, e de um circuito de realimentação que permite realizar o rastreamento do ponto de potência máxima (MPPT - *Maximum Power Point Tracking*) entregue à carga tornando assim o sistema de reciclagem de potência um sistema adaptativo.

De uma forma sucinta, o objectivo deste trabalho é projectar uma rede de reciclagem de potência de modo a aumentar a eficiência de um transmissor RF cartesiano-polar (CPT) com sinais QAM de largura de banda de 250kHz e frequência de portadora igual a 250MHz através do aproveitamento da energia perdida para alimentar o circuito, tentando manter a linearidade do transmissor. Por fim, esta rede poderá ser integrada no transmissor desenvolvido em [1].

O facto do sistema de reciclagem de potência ser adaptativo faz com que seja possível transpor esta abordagem para outros sistemas que não o CPT tornando esta abordagem interessante para futuras aplicações.




Figura 1.2: Sinal à saída do combinador. Retirado de [1].

1.3 Estrutura da Dissertação

Neste capítulo é feita uma descrição do problema a abordar nesta dissertação e explicados os objectivos da mesma.

No capítulo 2 é realizada uma revisão bibliográfica sobre sistemas de reciclagem de potência nomeadamente em sistemas com amplificadores *outphasing* devido às semelhanças existentes com o problema a abordar. Também são apresentados alguns motivos que tornam a utilização do transmissor cartesiano-polar atractiva. Uma análise e comparação de técnicas que permitem reduzir a variação de impedância, assim como de sistemas de rectificação do sinal RF são apresentadas neste capítulo.

O desenvolvimento da rede de reciclagem de potência é realizado no capítulo 3. Neste capítulo o design da rede de reciclagem de potência é realizado com componentes ideais à excepção de um componente do sistema de rectificação devido ao impacto que o mesmo têm no design do sistema. A integração dos blocos que compõem a rede de reciclagem de potência final é feita de forma progressiva: primeiro é realizada uma análise do circuito rectificador tendo este uma carga resistiva, de seguida é integrada a rede de adaptação de impedância, e depois um conversor DC-DC, seguindo-se a introdução de um circulador que evita a utilização de uma rede de compressão de impedâncias. Por último é realizada a substituição da carga resistiva do sistema por uma fonte de tensão DC.

No capítulo 4 são introduzidos os componentes reais de forma progressiva em semelhança com o que foi realizado no capítulo 3 de modo a que seja possível entender o impacto que cada um dos componentes têm na rede de reciclagem de potência. O aumento da eficiência que a integração da rede de reciclagem de potência causa no transmissor cartesiano-polar é apresentada neste capítulo. No final são apresentadas duas técnicas que efectuem o rastreamento da potência máxima entregue à carga permitindo assim que se recupere o máximo de potência possível.

Por último, no capítulo 5 são apresentadas as conclusões do trabalho realizado nesta dissertação e algumas sugestões para possíveis trabalhos futuros.

Capítulo 2

Revisão Bibliográfica

Neste capítulo será realizada uma revisão bibliográfica sobre técnicas de reciclagem de potência e métodos de implementação de blocos que podem constituir uma rede de reciclagem de potência. Devido às similaridades com o problema em estudo será apresentado o conceito de *outphasing* e de algumas formas de reciclagem nestes sistemas.

De seguida é apresentada uma breve comparação entre os transmissores cartesianos e polares, assim como o transmissor cartesiano-polar e indicadas as diferenças relativamente ao conceito de *outphasing*. São também abordadas técnicas de rectificação e de compressão de impedâncias.

2.1 Reciclagem de potência em *outphasing*

O aparecimento de novas formas de comunicação como o 5G e o elevado número de aplicações que necessitam de comunicação entre dispositivos móveis tem levado a uma saturação do espectro de frequências motivo pelo qual devem ser utilizadas modulações lineares de elevada eficiência espectral como o M-QAM e o M-PSK. Este tipo de modulações levantam um outro problema: o processo de amplificação de potência deve ser o mais linear possível.

Em 1935, surgiu uma técnica denominada de amplificadores *outphasing* [2] cujo objectivo dos amplificadores era a amplificação com uma elevada linearidade e o aumento da eficiência do amplificador. Com o passar do tempo o conceito de *outphasing* passou a ser conhecido como amplificação linear com componentes não lineares (LINC) [3].

Na figura 2.1 está representado o esquema da técnica de *outphasing*, a indicação do sinal de entrada assim como do sinal em cada ramo. Segundo [4] podemos escrever que o sinal de entrada é dado pela por

$$s(t) = r(t) \times e^{j\theta(t)} = r_{\max} \times \cos(\omega_c t + \theta(t)), 0 < r(t) < r_{\max} \quad (2.1)$$




Figura 2.1: Esquema da técnica de *outphasing* com combinador híbrido. Retirado de [4].

e os sinais nos ramos

$$s_1(t) = s(t) - e(t) = r_{max} \times \cos(\omega_c t + \theta(t) - \phi(t)) \quad (2.2a)$$

$$s_2(t) = s(t) + e(t) = r_{max} \times \cos(\omega_c t + \theta(t) + \phi(t)) \quad (2.2b)$$

$$e(t) = j \times s(t) \sqrt{\frac{r_{max}^2}{r^2(t)} - 1} \quad (2.2c)$$

De seguida estes sinais são amplificados separadamente por amplificadores altamente eficientes (idealmente eficiência igual a 100 %) e combinados num combinador.

De modo a que não haja distorção do sinal entregue à antena, e para manter a linearidade do sistema, é necessário que ambos os amplificadores vejam uma carga de 50Ω como explicado na secção 1.1. Isto permite que os amplificadores estejam isolados um do outro. A utilização de combinadores reactivos como o sugerido em [2] não garante este isolamento entre amplificadores. Assim deve ser utilizado um combinador híbrido como o presente na figura 2.1 que garante o isolamento entre as duas portas do combinador [4, 5].

Os sinais em fase aparecem na porta soma do combinador sendo entregues à antena enquanto que os sinais desfasados são apresentados na porta diferença e a sua energia é dissipada. Estas perdas na porta diferença do combinador levam à degradação da eficiência do transmissor.

A perda de potência na resistência colocada na porta diferença do combinador pode ser evitada substituindo essa resistência por uma rede de reciclagem de potência, como representado na figura 2.2, permitindo que a potência que seria dissipada sobre a forma de calor seja recuperada para alimentar os amplificadores de potência aumentando assim a eficiência global do sistema.

Uma escolha correta da modulação a utilizar também permitirá um aumento da eficiência. A




Figura 2.2: Transmissor utilizando rede de reciclagem de potência. Retirado de [1].

modulação 4-QAM apresenta uma eficiência que é aproximadamente 20% superior à eficiência com modulação 64-QAM [6].

Segundo [1], a eficiência de um transmissor com uma rede de reciclagem de potência integrada pode ser obtida tendo como base o diagrama da figura 2.3, onde η_{cmb} , η_{PA} e η_{rec} são a eficiência do combinador, do amplificador de potência e da rede de reciclagem respectivamente e ξ é a razão entre a potência na saída do combinador e a potência disponível às entradas do combinador, ou seja,

$$\xi = \frac{P_{out}}{P_{av}} \quad (2.3)$$

$$P_{iso} = P_{av} - P_{out} \quad (2.4)$$

$$P_{rec} = \eta_{rec} \times P_{iso} \quad (2.5)$$

$$P_{DC} = \hat{P}_{DC} + P_{rec} \quad (2.6)$$

$$P_{out} = P_{DC} \times \eta_{PA} \times \eta_{cmb} \times \xi \quad (2.7)$$

Combinando as expressões 2.3, 2.4, 2.5, 2.6 e 2.7 obtemos que a eficiência global do sistema que é dada por

$$\eta(P_{out}) = \frac{P_{out}}{\hat{P}_{DC}} = \frac{\xi(P_{out}) \cdot \eta_{PA} \cdot \eta_{cmb}}{1 - \eta_{rec} \cdot \eta_{PA} \cdot \eta_{cmb} \cdot [1 - \xi(P_{out})]} \quad (2.8)$$

O ponto de análise e foco é a rede de reciclagem de potência representada na figura 2.2 pelo bloco "power recycling". Em [7] é proposta uma topologia de implementação da rede de reciclagem de potência cujo esquema está representando na figura 2.4 tendo como objectivo converter o máximo de potência RF em DC.




Figura 2.3: Diagrama de fluxo de potência de um transmissor com utilização de reciclagem de potência. Retirado de [1].

O combinador é configurado de modo a dividir a potência perdida em duas partes desfasadas de 180° , sendo que depois esses sinais alimentam um par de díodos *Schottky* de alta velocidade através de uma rede de adaptação de impedâncias. Esta rede permite um ajustamento de impedâncias de modo a maximizar o desempenho, ou seja, permitir a máxima transferência de potência.

Os díodos de *Schottky* têm a função de fazer a rectificação das ondas RF sendo assim recuperada a componente DC para a fonte de alimentação (V_{SUP}). A indutância garante que apenas a componente DC passa para a carga filtrando possíveis harmónicos da corrente dos díodos, enquanto que, se for necessário, as malhas de RF "*chokes*" fornecem um caminho de retorno DC para o circuito. Conhecido o princípio de funcionamento podemos verificar que a eficiência de reciclagem dependerá da potência disponível para reciclagem, da tensão de alimentação dos amplificadores (que corresponde à carga dos rectificadores) assim como da característica dos díodos.

Para caracterizar a conversão RF-DC, que é um processo fortemente não-linear sendo necessário que os díodos possam alternar completamente, existem duas figuras de mérito relevantes a analisar: a eficiência de rede de reciclagem dada em função da expressão 2.8 e o isolamento entre os amplificadores na presença dessa mesma rede.

O isolamento é dado pela relação de ondas estacionárias

$$VSWR = \frac{1 + |\Gamma_{in}|}{1 - |\Gamma_{in}|} \quad (2.9)$$

onde

$$|\Gamma_{in}| = \frac{Z_{in} - Z_0}{Z_{in} + Z_0} \quad (2.10)$$

é o coeficiente de reflexão da rede de reciclagem, Z_{in} a impedância vista para dentro da rede de reciclagem de potência e Z_0 a impedância característica que têm o valor de 50Ω . O isolamento é dito perfeito quando não existem reflexões, tal acontece quando $|\Gamma_{in}| = 0$, e pela expressão 2.9 corresponde a um valor de $VSWR = 1$. Daqui se percebe a necessidade de manter a impedância de entrada da rede de reciclagem de potência $Z_{in} = Z_0 = 50\Omega$.





Figura 2.4: Circuito de reciclagem de potência em *outphasing*. Retirado de [7]

O sistema proposto em [7] foi testado à frequência de 1.96GHz tendo-se obtido uma eficiência de reciclagem máxima de 60 %.


Um potencial problema em [7] é a reflexão de potência do divisor para o combinador. De forma a garantir o isolamento entre os dois pode ser colocado um isolador como proposto em [4], apesar do mesmo poder inserir perdas degradando a eficiência, permitirá garantir um isolamento entre os amplificadores. Assim olhando para o combinador a resistência vista é de 50Ω que garante o isolamento entre os amplificadores, e olhando para o divisor temos uma fonte de tensão ideal com resistência interna de 50Ω .

Nas figuras 2.5a e 2.5b estão presentes as figuras de mérito mencionadas anteriormente em função da relação da rede de correspondência de impedâncias (1:n) e da potência disponível à entrada da rede de reciclagem de potência.

Através da análise destas figuras podemos verificar, embora de forma grosseira, que o máximo



(a) Eficiência de reciclagem (%).



(b) Relação de ondas estacionárias (VSWR).

Figura 2.5: Figuras de mérito da conversão RF-DC. Retirado de [4].




Figura 2.6: Arquitectura OPERA. Retirado de [6]

da eficiência de reciclagem corresponde ao mínimo de VSWR, ou seja corresponde à situação em que existe um isolamento perfeito entre o divisor e o combinador. Na técnica proposta em [4] foi obtida uma eficiência de reciclagem de 65 %.

Uma outra arquitectura possível para a rede de reciclagem de potência é a arquitectura OPERA [6] cujo funcionamento é semelhante ao das arquitecturas apresentadas anteriormente, mas agora com a inclusão de uma rede de compressão de resistência (*RCN-Resistance Compression Network*) como demonstra a figura 2.6.

A rede de compressão de resistência será abordada muito brevemente nesta secção para contextualizar o trabalho proposto em [6]. Na secção 2.2.1 é feita uma abordagem mais detalhada de algumas possibilidades de implementação das redes de compressão de resistência.

A utilização da RCN permitirá reduzir a variação da impedância de entrada do rectificador com a variação da potência do sinal à entrada do rectificador, e consequentemente a variação da impedância na porta diferença do combinador. Assim, o isolamento dos amplificadores que funcionam em modo de comutação (*SMPAs-Switching-mode Power Amplifiers*) é aumentado permitindo manter uma elevada linearidade e melhorar a eficiência.

A transformação de impedância garante uma correspondência entre a impedância que o combinador requer (50Ω) e a impedância vista através da rede de compressão de resistência. Uma possibilidade de implementação da rede de compressão é com dois elementos [8] como mostra a figura 2.7. Assumindo que as reactâncias são um condensador ($-jX$) e uma bobine ($+jX$), de modo a serem ressonantes à frequência desejada, a impedância de entrada é dada por

$$Z_{in} = \frac{X^2}{2R} \left[1 + \left(\frac{R}{X} \right)^2 \right] \quad (2.11)$$

Na figura 2.8 é possível observar a variação da impedância de entrada da RCN em função da variação da resistência de carga, sendo que para uma variação de 10:1 da resistência de carga a variação da impedância é relativamente baixa (1.74:1)[6].




Figura 2.7: Rede de compressão de resistência com dois elementos, e ramos reactivos. Retirado de [8].

Esta arquitectura foi testada com um sinal 16-QAM a 50kHz tendo-se obtido uma eficiência global de 42 %, uma melhoria de 24.1 % quando comparado com o sistema padrão LINC (17.9 %).

2.2 Reciclagem de potência no transmissor cartesiano-polar

Como mencionado em [1], o uso obrigatório de amplificadores lineares a uma tensão de alimentação constante (V_{DD}) no transmissor cartesiano leva a uma baixa eficiência, enquanto que no transmissor polar a utilização de polarização dinâmica em classes lineares ou na modulação de dreno dos SMPAs leva a uma eficiência superior comparando com o transmissor cartesiano. Por outro lado, no transmissor polar a utilização de sinais em modulo e fase leva a uma largura de banda superior à dos sinais IQ utilizados no transmissor cartesiano, algo que não é pretendido devido à extensa ocupação do espectro de frequências.

O transmissor cartesiano-polar permite tirar partido de ambas as arquitecturas, ou seja, da polarização dinâmica dos amplificadores possível no transmissor polar e da baixa largura de banda ocupada pelos sinais IQ no transmissor cartesiano, como explicado em [1].

Na arquitectura de *outphasing* os sinais têm um determinado desvio de fase em função da amplitude, ao contrário do que acontece no transmissor cartesiano-polar onde são sinais IQ, ou seja, desvio de fase constante. Enquanto que em *outphasing* a relação entre a potência entregue à rede de reciclagem e à antena é dependente da amplitude dos sinais, no transmissor cartesiano-polar essa relação é sempre constante e igual a 50 %, logo na equação 2.8 temos $\xi = 0.5$. Podemos assim reescrever a equação 2.8 como sendo

$$\eta = \frac{P_{out}}{\hat{P}_{DC}} = \frac{0.5 \cdot \eta_{PA} \cdot \eta_{cmb}}{1 - 0.5 \cdot \eta_{rec} \cdot \eta_{PA} \cdot \eta_{cmb}} \quad (2.12)$$

sendo que tipicamente as eficiências do combinador e dos amplificadores são conhecidas, logo a eficiência do sistema é dependente da eficiência da rede de reciclagem de potência.




Figura 2.8: Impedância da RCN em função da resistência de carga para um desvio de $\pm 5\%$ da frequência de operação considerando $X=10\Omega$. Retirado de [6].

Assumindo que $\eta_{PA} = \eta_{cmb} = 1$ podemos rescrever a equação 2.12 como sendo

$$\eta = \frac{P_{out}}{\hat{P}_{DC}} = \frac{0.5}{1 - 0.5 \cdot \eta_{rec}} \quad (2.13)$$

Na figura 2.9 é possível visualizar como varia a eficiência global do sistema em função da eficiência da rede de reciclagem de potência assumindo que a eficiência dos amplificadores e do combinador são de 100%. Caso se consiga $\eta_{rec} = 100\%$ temos um sistema com uma eficiência global de 100%, ou seja, sem perdas. É possível verificar que a eficiência global do sistema não é degradada com a introdução da rede de reciclagem de potência, a menos que consuma mais potência do que aquela que recupera, isso implica $\eta_{rec} < 0\%$.

A rede de reciclagem de potência da figura 2.2 tipicamente é constituída pelos elementos presentes na figura 2.6, ou seja, por uma de transformação de impedância, uma rede de compressão de resistência e um retificador. Em alguns casos a transformação de impedâncias é dispensável ou então está embutida na rede de compressão de resistência.

2.2.1 Rede de compressão de resistência

Tal como mencionado na secção 2.1 é necessário garantir um isolamento entre os dois amplificadores, ou seja, idealmente o combinador na sua porta diferença, deveria ver uma impedância não variável de 50Ω . Sendo assim pode ser colocada uma resistência ideal de 50Ω e 50% da potencia é dissipada sobre a forma de calor, ou então como é proposto nesta dissertação é utilizada uma




Figura 2.9: Eficiência global do sistema e Eficiência da Rede de Reciclagem de Potência.

rede de reciclagem de potência para recuperar essa potência. Deste modo esta rede de reciclagem deverá ter uma impedância de entrada fixa $Z_{in} = 50\Omega$.

Devido à existência de várias tipologias de retificadores pode-se definir de um modo geral a resistência equivalente de um retificador como sendo

$$R_{rect} = k_{rect} \cdot \frac{V_{sup}}{I_{in}} \quad (2.14)$$

onde k_{rect} é um parâmetro que depende da tipologia do retificador, I_{in} é o valor da corrente à frequência fundamental sendo para esta frequência que é feita a transformação de impedâncias, ou seja, $R_{rect} = 50\Omega$, e V_{sup} a tensão de alimentação dos amplificadores. Assumindo a não existência de componentes harmônicos da corrente e aplicando o teorema da máxima transferência de potência obtém-se que à entrada do retificador temos

$$P_{rect} = \frac{1}{2} \cdot (I_{in})^2 \cdot R_{rect} \quad (2.15)$$

Manipulando as equações 2.14 e 2.15 obtém-se que

$$R_{rect} = \frac{1}{2} \cdot \frac{V_{sup}^2}{P_{rect}} \quad (2.16)$$

correspondendo ao resultado obtido em [6].

Como se verifica na equação 2.16 a impedância vista para dentro do retificador é inversamente proporcional à potência à entrada do mesmo (P_{rect}). Como $Z_{in} = R_{rect}$ surge um problema que




Figura 2.10: Impedância da RCN em função da impedância do circuito rectificador considerando $X=50\Omega$.

advém da necessidade de a impedância de entrada da rede de reciclagem de potência ser constante e igual a 50Ω . Apesar da potência disponível à entrada do rectificador ser sempre 50 % da potência entregue ao combinador, esta é variável o que implica uma variação de R_{rect} , ou seja, de Z_{in} .

A colocação de uma rede de compressão de resistência entre o combinador e o circuito de rectificação, que idealmente não afecta a potência entregue ao rectificador, permite reduzir a elevada variação da impedância de entrada da rede de reciclagem de potência, e assim manter um isolamento suficiente entre os amplificadores, ou seja, a introdução da RCN entre o combinador e o circuito rectificador leva a que uma elevada variação de R_{rect} corresponda uma pequena variação de Z_{in} que na situação ideal não existe.

Na secção 2.1 foi feita uma breve descrição da RCN apresentada em [6]. Desenvolvendo a expressão 2.11 deduzida anteriormente

$$R_{RCN} = Z_{in} = \frac{1}{2}R_{rect} + \frac{1}{2}\frac{X^2}{R_{rect}} \quad (2.17)$$

É em torno do valor central de impedância que a compressão é realizada. Para saber esse valor podemos traçar o gráfico da expressão 2.17 em função de R_{rect} . Na figura 2.10 encontra-se o traçado do gráfico tendo-se assumido que $X=50\Omega$ e que R_{rect} varia entre 10Ω e 100Ω .

Pela figura 2.10 verifica-se que o valor central de impedância em torno do qual a compressão é realizada corresponde a $R_{rect} = X = 50\Omega$. Também se verifica que este é o ponto onde a impedância da rede de compressão é mínima, ou seja, $R_{RCN_{min}} = X$.




Figura 2.11: Rede de compressão de resistência com 4 elementos e ramos reactivos. Retirado de [8].

Se R_{rect} variar de $R_{rect_{min}}$ até $R_{rect_{max}}$ podemos definir o factor de variação da impedância do circuito rectificador como sendo o coeficiente entre a impedância máxima e mínima

$$\sigma_{rect} = \frac{R_{rect_{max}}}{R_{rect_{min}}} \quad (2.18)$$

Se assumirmos que R_{rect} varia num intervalo com média geométrica X , ou seja, $R_{rect_{min}} = X/\sqrt{\sigma_{rect}}$ e $R_{rect_{max}} = X \cdot \sqrt{\sigma_{rect}}$, então verifica-se que $R_{RCN_{max}}$ é obtido quando $R_{rect} = R_{rect_{min}}$ ou $R_{rect} = R_{rect_{max}}$ obtendo-se assim

$$R_{RCN_{max}} = \frac{X}{2\sqrt{\sigma}} (1 + \sigma^2) \quad (2.19)$$

Podemos assim definir o factor de variação da impedância da rede de compressão através de

$$\sigma_{RCN} = \frac{R_{RCN_{max}}}{R_{RCN_{min}}} = \frac{1 + \sigma}{2\sqrt{\sigma}} \quad (2.20)$$

e a razão de compressão como sendo

$$\sigma = \frac{\sigma_{rect}}{\sigma_{RCN}} \quad (2.21)$$

Conclui-se então que para uma razão de variação de σ_{rect} na entrada do rectificador, que corresponde a uma variação de $1/\sigma_{rect}$ da potência entregue ao rectificador temos uma variação de σ_{RCN} dada por 2.20. Para exemplificar, considerando que R_{rect} varia entre 10Ω e 1000Ω uma razão de 100:1, ou seja, $\sigma_{rect} = 100$ temos que a impedância da rede de compressão sofre de uma variação de apenas de 5.05:1, correspondendo a uma razão de compressão $\sigma \approx 20$. Isto significa que com a utilização de uma rede de compressão de resistências, uma variação de 100 vezes na impedância de entrada do rectificador leva a que na impedância de entrada da rede de compressão essa variação seja de apenas 5.05, atenuando assim a variação da impedância vista na porta diferença do combinador em função da potência entregue nessa porta. Estes resultados são demonstrados em [6].

Na figura 2.11 está representado o esquemático de uma rede de compressão de resistência




Figura 2.12: (a)-Conceito de rede de compressão de resistência com linhas de transmissão. (b)-Configuração do rectificador com rede de compressão de impedância (ICN). Retirado de [9].

com 4 elementos. Apesar de a razão de compressão ser igual à da abordagem anterior esta técnica permite fazer uma transformação. A impedância no ramo de cima e no ramo de baixo são dadas por Z_{in1} e Z_{in2} respectivamente

$$Z_{in1} = -j \cdot \frac{R(x+y) + x \cdot y}{R - j \cdot y} \quad (2.22a)$$

$$Z_{in2} = j \cdot \frac{R(x+y) - x \cdot y}{R + j} \quad (2.22b)$$

logo

$$Z_{in} = Z_{in1} \parallel Z_{in2} = \frac{(XY)^2 + R^2(X+Y)^2}{2RY^2} = \frac{1}{2R} \cdot X^2 \cdot \left[1 + \left(\frac{R}{X \parallel Y} \right)^2 \right] \quad (2.23)$$

O centro de impedância em torno do qual a compressão é realizada corresponde a $R = X \parallel Y$. O factor de conversão é dado pela razão entre o valor da impedância Z_{in} no centro de impedância e o centro de impedância, ou seja

$$K_T = \frac{\frac{X^2}{(X \parallel Y)}}{(X \parallel Y)} = \frac{X^2}{(X \parallel Y)^2} \quad (2.24)$$

correspondendo ao valor obtido em [8].

Em [9] é proposta uma rede de compressão de resistência com linhas de transmissão (TRCN) em que as cargas não são puramente reais. Na situação de serem puramente reais [10], uma escolha correta dos tamanhos das linhas, do desfasamento das correntes e da impedância das linhas Z_0 é suficiente para se conseguir uma compressão de 20:3 [9].

Na figura 2.12a está representado o conceito da rede de compressão de impedâncias proposto em [9] para cargas que não são puramente reais e na figura 2.12b o esquema do rectificador implementado em [9] com uma RCN implementada com linhas de transmissão.

As linhas TL6 e TL7 são responsáveis por realizar a transformação de impedância para 50Ω a




Figura 2.13: Eficiência medida e simulada do retificador proposto em [9] com e sem ICN. Retirado de [9].

quando da máxima potência disponível na entrada rectificador. A linha TL5 permite transformar a impedância puramente real enquanto que as linhas TL3 e TL4 permitem fazer a compressão da resistência e TL2 a transformação. A linha TL1 é a alimentação. De notar que o cálculo do tamanho das linhas é facilmente realizado recorrendo a um diagrama de Smith.

Na figura 2.13 apresentam-se os resultados obtidos com esta abordagem, relevando que com a inclusão da rede de compressão de impedância se consegue uma eficiência muito constante (variação de 3-4%) numa gama de potência bastante grande, sensivelmente o dobro comparando com os resultados obtidos sem a inclusão da rede de compressão de impedância e também uma melhoria de aproximadamente 40% para uma potência de 0.5 W.

Na tabela 2.1 é feita uma comparação, incluindo a razão de compressão e a eficiência obtida quando facultadas, entre alguns métodos presentes na bibliografia.

Em [12] foram realizadas medidas para dois circuitos RCN de banda dupla com tipologias diferentes. As razões de compressões obtidas foram iguais para os dois circuitos e também para as duas frequências utilizadas: 0.915 GHz e 2.45 GHz. Uma melhoria de cerca de 10% é conseguida

Tabela 2.1: Comparação entre algumas técnicas de compressão de resistência existentes na bibliografia. Valores extraídos visualmente dos gráficos estão anotados com (*).

Ref.	Método	Eficiência	Potência de entrada do rectificador (dBm)	Gama de carga na saída (Ω)	Gama de carga na entrada (Ω)	Variação na saída	Variação na entrada	Razão de conversão	Frequência (GHz)
[6]	RCN	42	@40.7	3.1 - 31 (*)	10 - 17.4	10:1	1.74:1	10:1.74	0.048
[8]	RCN	-	-	5 - 500 (*)	50 - 120	100:1	2.4:1	100:2.4	0.0974
[9]	TRCN	>50	28.2 - 34.8	-	-	-	-	-	-
[10]	TRCN	-	-	5 - 100	12 - 36	20:1	3:1	20:3	5
[11]	TRCN	>50	40	18 - 170	-	9.4:1	1.07:1	9.4:1.07	2.45
[12]	DB-RCN1	-	-	24.2 - 242	73 - 127	10:1	1.74:1	10:1.74	0.915
[12]	DB-RCN2	-	-	60 - 600	32.6 - 56	10:1	1.74:1	10:1.74	0.915
[13]	RCN	-	-	50 - 250	42.7 - 58.5	5:1	1.37:1	3.65:1	0.915
[13]	RCN	>50	@15	1000 - 3000	-	-	-	-	0.915




Figura 2.14: Amplificador e rectificador Classe E.

em [13] relativamente à situação sem utilização de RCN para uma potência de entrada do circuito rectificador de 15 dBm.

Para obter um razão de compressão melhor do que as existentes, ou seja, aumentar a razão de compressão, podem ser utilizadas N RCN's em cascata conduzindo a um aumento da razão de compressão de N^2 . Idealmente seriam colocadas várias redes de compressão de impedância de modo a conseguir uma razão de compressão aproximadamente igual a 1. Tal não é possível pois o número de RCN's possíveis em cascata é limitado por questões praticas tais como a área ocupada pelas mesmas.

2.2.2 Rectificadores

Existem várias técnicas de conversão de RF para DC sendo que algumas delas vão ser apresentadas brevemente e no final será feita uma comparação entre elas.

Uma das técnicas possíveis é o rectificador classe E [14, 15] que é obtido através de um amplificador classe E através do princípio dual de reversão temporal [16]. Um esquemático deste tipo de amplificadores encontra-se na figura 2.14a. Este tipo de amplificadores permite uma eficiência maior que os amplificadores classe A e B devido ao facto de o díodo comutar entre ligado (*ON*) e desligado (*OFF*) evitando que a corrente e a tensão tenham valores elevados simultaneamente de modo a reduzir a dissipação de potência devido a comutação. Idealmente, como demonstrado em [15], e recorrendo à figura 2.14b o que se pretende obter é que quando a tensão v_C é nula a corrente i_D pode ser não nula e vice-versa. Assim obtêm-se que $P = V \times I = 0$, ou seja, as perdas de comutação são nulas. As formas de onda das correntes e tensões do rectificador classe E podem ser visualizadas em [15].

Um dos problemas desta abordagem é a variação da carga e também da potência à entrada do rectificador, ou seja, o facto destas não serem constante fará com que a impedância de entrada do rectificador não seja constante como foi demonstrado na secção anterior, reduzindo a linearidade do sistema. Em [17] é apresentada uma forma de contornar o problema da impedância de entrada variar com a carga do rectificador, sendo obtida uma eficiência superior a 70 % para uma resistência de carga entre 20 e 200 Ω .




Figura 2.15: Circuitos rectificadores baseados em sub-rectificadores.

O ressonador de impedância por etapas proposto em [18] associado a um rectificador, é um método possível para contornar o problema da variação da impedância de entrada com o nível de sinal à entrada do rectificador pois permite que se mantenha uma impedância de entrada aproximadamente constante para uma gama elevada de potências de entrada.

A utilização de amplificadores com terminações de harmónicos [19] permite anular os harmónicos gerados pelos componentes não-lineares que constituem o rectificador e consequentemente aumentar a eficiência de conversão. Uma possibilidade de evitar este decréscimo de eficiência, devido à presença dos harmónicos da corrente, é proposta em [20] que consiste na inclusão de um outro rectificador para recuperar a componente DC dos harmónicos gerados pelo rectificador dito principal.

Uma outra possibilidade é o rectificador adaptativo e reconfigurável apresentado em [21], cujo esquemático está na figura 2.15a, que consiste na implementação de um rectificador com transistor FET funcionando como comutador, permitindo assim que, de acordo com a potência de entrada do rectificador, o mesmo comute automaticamente entre dois circuitos: um implementado para um nível de potência de entrada baixo e o outro para um nível de potência de entrada elevado. Isto permite ter uma eficiência constante e elevada durante uma gama de potência de entrada maior.

Na figura 2.15b está representado um sistema semelhante ao apresentado anteriormente. A




Figura 2.16: Rectificador com reciclagem de potência baseado em *branch-line coupler*. Retirado de [25].

potência é dividida por um divisor de potência de *Wilkinson* de forma igual e entregue aos sub-circuitos rectificadores que apresentam eficiências de conversão máximas para diferentes níveis de potencia de entrada [22].

Nas figuras 2.15c e 2.15d estão representados os rectificadores proposto em [23] e [24] respectivamente. São implementações semelhantes às anteriores, ou seja, colocando sub-rectificadores em paralelo, sendo que em [24] é incluindo um circuito de controlo dos sub-rectificadores.

A figura 2.16 representa o esquemático do rectificador baseado em *branch-line coupler* apresentado em [25]. Os ramos principais onde é feita a conversão RF-DC, estão ligados as portas de saída do *coupler* (2 e 3). Quando existe a desadaptação de impedância a potência reflectida vai para o porto de isolamento ao qual está ligado um ramo de reciclagem de potência que irá permitir evitar as perdas de energia e assim aumentar a eficiência de conversão RF-DC. Esta solução proposta é bastante interessante, pois ao contrário de todas as outras referenciadas, excepto a proposta em [20], existe reciclagem da energia perdida no processo de rectificação.

Em [26] é proposto um rectificador CMOS diferencial, auto-polarizado e de acoplamento cruzado apresentando uma melhoria de eficiência de 40% relativamente ao rectificador de acoplamento cruzado convencional e um aumento significativo da banda de potência de entrada para a qual a eficiência se mantém acima de um determinado limiar.

Trabalhos como os apresentados em [27] e [28] permitem manter uma eficiência elevada para uma gama elevada de potência de entrada do rectificador assim como uma gama de valores elevados da carga à saída do rectificador. Ao contrário das soluções apresentadas anteriormente, cujo objectivo era manter a eficiência elevada para uma gama de potências de entrada ou uma gama de impedâncias na saída, em [27] e [28] abordam ambos os problemas em simultâneo.

Em [27] é proposto um método de rastreamento de potência máximo utilizando um *Buck-Boost*

Tabela 2.2: Comparação entre algumas técnicas de conversão RF-DC presentes na bibliografia. Valores extraídos visualmente dos gráficos estão anotados com (*).

Ref.	Eficiência de conversão (%)	Gama de entrada (dB)	Carga na saída	Eficiência máxima (%)	Frequência (GHz)
[17]	>70	>32dBm	50 - 170 (*)	84.4 @85Ω	0.915
[21]	>50	35	2.8kΩ	77 @ 10dBm	0.1
[21]	>70	18	2.8kΩ	77 @ 10dBm	0.1
[22]	>70	7.7	300 e 1000Ω	77.4 @ 14.9dBm	-
[23]	>50	21.3	620Ω	80 @30.5 dBm	2.45
[24]	>50	12	2kΩ	31 @ 7.5 dBm (*)	0.953
[25]	>50	24	820Ω e 1200Ω	62 @ 26dBm (*)	2.45
[18]	>50	11.5 (*)	470Ω	73.5 @23dBm	2.3
[19]	>50	18 (*)	98Ω	85 @40dBm	2.14
[20]	>30	2 (*)	-	34 @ 13dBm	35
[26]	>50	7.5 (*)	50kΩ	65.3 @ 15dBm (*)	0.433
[27]	>50	7	100-5000Ω	66 @ 200Ω e 17.9dBm	2.45
[28]	>50	17.3	360Ω	80.8 @ 17.2dBm e 2.45 GHz	1.95-3
[28]	>70	8.6	360Ω	80.8 @ 17.2dBm e 2.45 GHz	2.08-2.58
[28]	>70	@ $P_m=17.5$ dBm	115-450Ω	84 @ 340Ω	2.45
[29]	>50	8 (*)	Bateria 2.5-4.2 V	60 @ 17 dBm e 4.2 V	0.8
[30]	>30	35	2.1kΩ	55 @ 3 dBm (*)	0.915 e 1.8
[31]	>50	14 (*)	1kΩ	75.1 @ 20dBm	2.4
[32]	>30	@ $P_m=10$ dBm	100-450Ω (*)	35.5 @ 180Ω	2.45
[33]	>50	10 (*)	500Ω	63 @ 0 dBm (*)	2.4
[34]	>50	15 dBm (*)	22kΩ	66.1 @ 15 dBm	0.515

converter no circuito de rectificação, regulando assim a tensão à saída do conversor RF-DC de modo a que a impedância de entrada do *Buck-Boost converter* seja igual à impedância de saída que permite uma eficiência máxima do conversor RF-DC. Os resultados obtidos foram de uma eficiência aproximadamente constante para uma carga de 100Ω a 5000Ω, e uma potência entre 13 e 20 dBm. Também de realçar que foi conseguida uma eficiência superior a 50 % nas condições indicadas.

Em [28] é proposto um rectificador com base num acoplador *branch-line* cujo funcionamento é muito semelhante ao do trabalho apresentado em [25] mas neste caso o ramo de reciclagem de potência não existe, estando assim a porta de isolamento ligada directamente à massa e a potência resultante das desadaptações é directamente re-injectada nos sub-rectificadores.

Na tabela 2.2 são apresentados resultados comparativos de vários trabalhos desenvolvidos neste domínio, incluindo os mencionados anteriormente. Em [22] e [25] são apresentados dois valores para a carga da saída pois trata-se de implementações com sub-rectificadores em paralelo com cargas diferentes.

Como é possível verificar por uma análise da tabela existem vários trabalhos nos quais se consegue uma eficiência de conversão superior a 50 % para um gama de potência de entrada superior a 7dB, sendo importante realçar as implementações [21, 25, 26, 28, 29] que têm uma gama de potência de cerca de 21.5, 9, 8, 5 e 5 dB respectivamente, onde a eficiência se mantém aproximadamente constante, ou seja, na qual a eficiência se encontra entre 90 % do valor máximo e o valor máximo. Manter a eficiência constante numa gama de potência é importante pois na grande maioria dos casos, para níveis de potência de poucas dezenas de mW a eficiência cai drasticamente quando comparado com um sinal de entrada de poucas centenas de mW. Em [28] verifica-se que a eficiência se encontra dentro da mesma gama para uma variação da carga de 140Ω a 430Ω.




Figura 2.17: Esquemático de uma *rectenna*.

2.2.2.1 Rectennas

Um conceito que recentemente tem despertado interesse é o de colheita de energia [35, 36, 37]. Por exemplo os dispositivos *wireless* podem obter energia através de energia RF presente no ambiente de modo a alimentares os seus circuitos.

As *rectennas* [38, 39, 40, 41, 42, 43, 44], nome dado ao conjunto de uma antena e um rectificador em conjunto, recebem o sinal RF e rectificam o mesmo. Na figura 2.17 está representada a estrutura geral de uma *rectenna*.

A antena recolhe a energia RF do meio e esta é entregue rectificador para a converter em DC. Entre a antena e o rectificador é colocada uma adaptação de impedância de modo a garantir a maior transferência de energia para o rectificador e um filtro passa-banda para eliminar os harmónicos de ordem elevada, que são gerados pelo rectificador, de modo a que estes não sejam reflectidos para a antena reduzindo a eficiência de conversão, assim como o filtro DC que permite a passagem apenas da componente DC e elimina os harmónicos gerados pelo rectificador. Tal como anteriormente o problema reside no projecto de um circuito rectificador altamente eficiente. Na tabela 2.3 é feita a comparação, ao nível de eficiência de conversão em função da potência de entrada, de algumas implementações existentes na bibliografia relativamente às *rectennas*.

O problema para o qual as *rectennas* são propostas como solução é muito semelhante ao problema mencionado de converter a energia RF em DC. A diferença consiste que no problema em estudo a energia desperdiçada é captada directamente da porta diferença do combinador enquanto que com o uso das *rectennas* a energia RF é captada do ambiente envolvente.

O uso de *rectennas* não é viável para resolver o problema definido inicialmente. Primeiro como podemos ver em [41] e [42] a área é demasiado grande para integrar no transmissor CPT. Também existe o problema de as *rectennas* operarem no campo distante, o que implicariam uma distância elevada entre a fonte de energia (combinador) e a *rectenna* sem poder haver qualquer elemento entre eles. Ambas as limitações são referentes ao impacto que a utilização da *rectenna* iria ter na área final do transmissor.

Apesar de o uso de *rectennas* não ser possível, as abordagens para a conversão RF-DC (bloco

Tabela 2.3: Comparação entre algumas *rectennas* existentes na bibliografia. Valores extraídos visualmente dos gráficos estão anotados com (*).

Ref.	Eficiência de conversão (%)	Gama de entrada (dB)	Carga na saída	Eficiência máxima (%)	Frequência (GHz)	Dimensões (mmxmm)
[39]	>30	18 (*)	100Ω	39 @21 dBm (*)	35	-
[39]	>30	11.5 (*)	120Ω	62 @21.5 dBm (*)	10	-
[40]	>40	38 (*)	Variável	75 @30dBm (*)	UHF RFID (2.4 a 2.5)	-
[41]	>40	31 (*)	1.4kΩ	83 @-1 dBm	2.45	110 x 90
[42]	>40	17 (*)	50Ω	65 @ dBm	2.45	1.34 x 0.476

Tabela 2.4: Comparação entre algumas técnicas de cancelamento da tensão de limiar do transistor. Valores extraídos visualmente dos gráficos estão anotados com (*).

Ref.	Tecnologia CMOS	Eficiência de conversão (%)	Gama de entrada (dB)	Carga na saída (R_L)	Eficiência máxima (%)	Frequência (GHz)	Tensão na carga (V)	Sensibilidade (dBm)
[45]	350nm	>50	9 (*)	10k	67.5 @ -12.5dBm	0.953	1.8	-10
[47]	90nm	>10	5 (*)	1M	13 @ -18dBm (*)	0.915	1.2	-18.80
[48]	180nm	>50	6 (*)	10k	75 @ -15.4dBm	0.402	-	-
[49]	130nm	>20	4.5 (*)	1M	32 @ -15dBm	0.902-0.928	3.2	-20.5
[51]	130nm	>20	8.5	1M	43 @ -11dBm	0.896	1	-20.5
[52]	90nm	>20	7.5 (*)	1M	40 @ -17dBm	0.868	1	-27

rectificador) utilizadas em *rectennas* poderão ser implementadas na rede de reciclagem de potência.

2.2.2.2 Diodos *Schottky* e tecnologia MOSFET

Na grande maioria das soluções propostas e até aqui mencionadas os rectificadores eram implementados com diodos. A escolha de os diodos deve ser feita de forma criteriosa de modo a garantir uma conversão de eficiência máxima. O tipo de diodo escolhido deve ser de baixo consumo energético, baixa tensão de queda V_D (idealmente 0 V), os efeitos parasitas deverão ser desprezáveis e deverá ter uma velocidade de comutação elevada. A queda de tensão deverá ser baixa para permitir uma maior sensibilidade do rectificador, ou seja, o diodo conduz para uma potência de entrada menor quanto menor for a tensão. Visto que o pretendido é uma rectificação eficiente numa vasta gama de potências de entrada este critério é de elevada importância na ponderação do diodo a utilizar. É importante referir que caso seja utilizada uma tipologia de rectificação com N diodos em série a tensão necessária para o circuito entrar em funcionamento é N vezes V_D . Uma outra limitação é quando a potência de entrada é demasiado elevada conduzido a uma tensão de entrada superior a tensão de ruptura inversa do diodo o que leva a que o diodo deixe de funcionar.

Na maior parte das implementações apresentadas anteriormente o tipo de diodo escolhido foi o diodo *schottky* que apresenta uma tensão V_D tipicamente entre 0.1 e 0.4 V. Este tipo diodos têm desvantagens do ponto de vista financeiro, tanto pelo custo dos diodos como a sua integração em circuitos integrados CMOS fazer aumentar o custo destes circuitos, mas não é uma limitação à utilização de diodos *schottky* no rectificador.

Devido a estas limitações a implementação dos rectificadores em CMOS é desejada mas não obrigatória. Nos transístores para estes estarem ligados é necessário que a tensão porta-fonte seja superior à tensão de limiar V_{TH} sendo esta a principal limitação dos rectificadores em CMOS. Devido ao grau de importância da tecnologia CMOS nos circuitos integrados foram propostos vários circuitos de rectificação com auto cancelamento da tensão de limiar dos transístores [45, 46, 47, 48, 49, 50].

Na tabela 2.4 apresenta-se uma comparação entre algumas técnicas de cancelamento da tensão de limiar.

A sensibilidade é definida como a potência necessária à entrada para gerar uma determinada tensão V_L na carga R_L .

Capítulo 3

Rede de reciclagem de potência

Neste capítulo será apresentada e desenvolvida uma possível solução para uma rede de reciclagem de potência. Esta rede é constituída por um isolador, uma adaptação de impedâncias, um rectificador, um conversor DC-DC, um filtro de saída e ainda de um circuito de realimentação que permita a implementação de um algoritmo de MPPT. O diagrama de blocos do sistema proposto está presente na figura 3.1.

Nas próximas secções serão abordados cada um dos blocos presentes na figura 3.1, sendo que esta abordagem será feita de uma forma incremental e integrando de forma sucessiva as várias secções da rede de reciclagem de potência. É importante reter que a entrada RF_{in} corresponde à saída da porta diferença do combinador utilizado no transmissor cartesiano-polar podendo ser vista como uma fonte de tensão com uma resistência de $50\ \Omega$ em série, sendo o sistema sempre analisado como tendo na entrada uma fonte de tensão e não conectado à porta diferença do combinador.

3.1 Rectificador classe E ressonante com díodo em paralelo

Nesta dissertação o rectificador proposto é um rectificador classe E ressonante com o díodo em paralelo [53, 54, 55, 56, 57], cujo esquemático está representado na figura 3.2. Esta tipologia foi a escolhida pois como mencionado em [53] é possível obter eficiências até 90 %, e relativamente ao rectificador classe E da figura 2.14b da secção 2.2.2 apresenta a vantagem de possuir o seu próprio caminho de corrente DC [55].




Figura 3.1: Diagrama de blocos da rede de reciclagem de potência proposta.




Figura 3.2: Rectificador proposto.

Uma das condições definidas inicialmente devido ao funcionamento do transmissor cartesiano-polar proposto em [1] é que o valor máximo de potência entregue ao rectificador é de aproximadamente 100mW. Sabendo que $R_S = 50\Omega$, através expressão da potência média de um sinal sinusoidal

$$P_{in} = \frac{1}{2} \times V_{in} \times I_{in} = \frac{1}{2} \times I^2 \times R_S = \frac{1}{2} \times \frac{V^2}{R_{rect}} \quad (3.1)$$

retira-se que a amplitude do sinal da fonte V_{in} terá um valor máximo de $\sqrt{10}$. Por conveniência assumimos o valor máximo de $V_{in} = 3.3V$ que corresponde a uma potência de entrada máxima $P_{in} = 108.9mW$.

Numa fase inicial o rectificador será analisado com tendo uma carga resistiva R_o e assumindo que a fonte de entrada é ideal, ou seja, $R_S = 0\Omega$. Se a capacidade do filtro de saída C_o tiver um valor elevado de modo a que elimine o *ripple* do sinal, o paralelo de R_o e C_o pode ser visto como uma fonte de tensão DC de valor variável.

$$X_C = \frac{1}{j\omega C} \quad (3.2)$$

$$X_L = j\omega L \quad (3.3)$$

A impedância de uma capacidade e de uma bobine são dadas pelas equações 3.2 e 3.3, respectivamente, onde $\omega = 2\pi \times f$. Verifica-se que caso a frequência varie, para se manter o mesmo valor de impedância, o valor da capacidade e da bobine devem variar de forma inversamente proporcional. Assim sendo, nesta fase inicial o rectificador será analisado para a frequência de $f=1MHz$ pois torna fácil escalar o sistema para outra frequência de operação.

A selecção do díodo deve seguir os critérios já mencionados na secção 2.2.2.2, sendo que para tal foram consideradas as especificações das *datasheets* e também foram simulados os modelos dos díodos a analisar no ADS (*Avanced Design Systems*) através do circuito da figura 3.3b. Segundo [58] o modelo equivalente do díodo *Schottky* é dado pelo circuito da figura 3.3a e a sua impedância




Figura 3.3: Capacidade de junção do diodo.

de entrada é dada por

$$Z_{diodo} = R_S + \frac{R_J}{1 + \omega^2 \times R_J^2 \times C_J^2} - j \times \frac{\omega \times R_J^2 \times C_J}{1 + \omega^2 \times R_J^2 \times C_J^2} \quad (3.4)$$

Na análise dos díodos para ser mais fácil retirar o valor da capacidade de junção, mesmo que de forma aproximada, foi considerado que $R_J = \infty$, ficando

$$Z_{diodo} = R_S - j \times \frac{1}{\omega \times C_J} \quad (3.5)$$

que corresponde à expressão presente nas figuras 3.3c e 3.3d para extracção do valor da capacidade de junção.

Na figura 3.4 está representada uma comparação entre a capacidade de junção dos vários díodos analisados. O diodo que melhor cumpre os requisitos é o modelo *NSR201MX* da *ON Semiconductor* mas a tensão de ruptura do mesmo é de apenas 2 V o que não é suficiente como se verá à frente. Assim sendo e de modo a minimizar a queda de tensão no diodo V_D o diodo escolhido foi o modelo *NSR01F30MX* também da *ON Semiconductor*.

No design do rectificador e visto que se trata de um rectificador ressonante à frequência de operação, a capacidade C_1 e a indutância L_1 deverão estar em ressonância, ou seja,

$$\omega = \frac{1}{\sqrt{L_1 \times C_1}} \quad (3.6)$$

Um dos valores L_1 ou C_1 deve ser arbitrário enquanto que o outro resulta directamente da





Figura 3.4: Comparação da capacidade de junção dos díodos.

equação 3.6. Visto que o valor da capacidade de junção é de aproximadamente 5 pF para 1 MHz arbitra-se a capacidade $C_1 = 1000 \times C_J = 5 \text{ nF}$ de modo a que a capacidade de junção não seja relevante para o sistema. A indutância L_{choke} deverá ser suficientemente elevada para que apenas passe a componente DC e a capacidade C_o também deve ser elevada de modo a que não haja *ripple* no sinal de saída. A capacidade de acoplamento C_{in} permite reduzir a dissipação de potência pois impede que as componentes harmónicas de corrente geradas pelo rectificador circulem em direcção à fonte de alimentação e assim seja dissipada potência na resistência da fonte.


O valor de R_o pode ser obtido através de simulação fazendo um varrimento do mesmo. Como mencionado anteriormente, nos trabalhos realizados até agora foram conseguidas eficiências perto de 90%, por esse motivo e recorrendo à figura 3.5b o valor escolhido foi de $R_o = 170 \Omega$ que corresponde a uma eficiência de 90%, sendo que a eficiência de conversão RF-DC é dada pela relação entre a potência DC entregue à carga e potência disponível à entrada do rectificador.

$$\eta_{RF-DC} = \frac{P_{OUTDC}}{P_{inAC}} = \frac{P_{OUT}}{P_{in}} \quad (3.7)$$

Pela análise da tensão aos terminais do díodo (figura 3.6a) verificamos que é inferior à tensão de ruptura do díodo seleccionado e também que quando o díodo está ligado a tensão aos seus terminais não é 0 devido à tensão de queda directa do díodo V_D e também devido à queda de tensão que existe aos terminais da resistência série R_S do díodo. Assim existem perdas associadas à comutação do díodo entre o estado *ON* e *OFF*, algo que não acontece se o díodo for ideal. Na figura 3.6b é possível confirmar que o *ripple* na carga é desprezável (<0.1%). Através das figuras



(a) Circuito de simulação.

(b) Eficiência de conversão RF-DC vs Resistência de carga R_o .Figura 3.5: Selecção da resistência de carga R_o .




3.6c e 3.6d conclui-se que devido à capacidade de acoplamento C_{in} não existe corrente a ir para a fonte. A impedância de entrada do rectificador pode ser escrita como sendo $Z_{rect} = R_{rect} + j \cdot X_{rect}$ (Ω) sendo que para já coincide com a impedância de entrada do sistema Z_{in} .

Na tabela 3.2 estão apresentados os resultados resultante da simulação do rectificador, sendo de salientar que $P_{in} > 100\text{mW}$ devido ao facto de ser utilizada uma fonte de tensão ideal. Quando esta fonte de tensão for real, ou seja, com uma resistência interna de 50Ω este valor fica limitado a 108.9mW como já referido.


O objectivo principal da dissertação é recuperar o máximo de potência possível. Caso o rectificador fosse um componente linear tal deveria acontecer quando $Z_{in} = 50\Omega$ pois corresponde à situação em que é entregue o máximo de potência ao rectificador, mas como o rectificador apresenta não linearidades é possível que a situação de potência máxima à entrada não corresponda à situação de potência máxima entregue à carga. A adaptação de impedância para 50Ω será sempre necessária isto porque, por exemplo, se o rectificador tiver uma eficiência máxima de 50 % e na entrada estiverem disponíveis 100mW (com adaptação de impedância) na carga conseguimos entregar no máximo 50mW , mas se na entrada estiverem disponíveis apenas 20mW (resultantes

Tabela 3.1: Valor dos componentes utilizados no rectificador correspondente à figura 3.2.

Parâmetro	Valor
V_{in}	3.3 V (máximo)
R_S	0Ω
f	1 MHz
C_{in}	$100\mu F$
C_1	5 nF
L_1	$\approx 5.1\mu H$
L_{choke}	100 mH
C_o	1 mF
R_o	170Ω

(a) V_{sw} - Tensão aos terminais do díodo. I_{diodo} - Corrente no díodo.(b) I_{out} - Corrente na carga.

(c) Espectro da magnitude da corrente de entrada.



(d) Espectro da fase da corrente de entrada.

Figura 3.6: Simulação rectificador da figura 3.2, com valores da tabela 3.1.

da desadaptação) na saída teremos no máximo 10mW. Assim conclui-se que a adaptação de impedância para 50Ω é uma abordagem a seguir para conseguirmos obter o máximo de potência. Manter a impedância de entrada $Z_{in} = 50\Omega$ também permite manter o isolamento entre os ampli-

Tabela 3.2: Resultados obtidos da simulação do rectificador.

V_{in} (V)	P_{in} (mW)	P_{out} (mW)	R_{rect} (Ω)	X_{rect} (Ω)	V_o (V)	η_{RF-DC} (%)
3.3 (Situação nominal)	569.96	512.61	5.612	4.723	9.34	89.94
1.7	155.30	135.90	5.561	4.563	4.807	87.51
0.1	2.989	1.861	4.859	2.983	0.562	62.26

cadores do transmissor. Assim sendo, um outro ponto importante a reter dos resultados presentes na tabela 3.2 é a impedância de entrada do rectificador, que caso fosse constante o problema de obter $Z_{rect} = 50\Omega$ seria facilmente contornado colocando uma adaptação de impedância, mas o valor de Z_{rect} varia com o nível do sinal presente à entrada do rectificador.

O decréscimo do nível de sinal à entrada do rectificador leva a que R_{rect} e X_{rect} também diminuam. De modo a que seja possível manter a impedância de entrada do rectificador constante independentemente do nível de sinal à entrada é necessário perceber como varia R_{rect} e X_{rect} com outros parâmetros do sistema. Estas relações estão presentes na tabela 3.3

Tabela 3.3: Relação da variação de Z_{rect} com V_{in} , C_1 e R_o .

V_{in}	C_1	R_o	R_{rect}	X_{rect}
↑	→	→	↑	↑
↓	→	→	↓	↓
→	↓	→	↑	↓
→	↑	→	↓	↑
→	→	↓	↑	↑
→	→	↑	↓	↓

É possível estabelecer um conjunto de valores de $[C_{1_{optimo}}, R_{o_{optimo}}]$ que permite manter a impedância de entrada do rectificador $Z_{rect} = 5.612 + j \cdot 4.723 \Omega$ constante. Através das figuras 3.7a e 3.7b é possível ver como varia C_1 e R_o , respectivamente, de modo a ter Z_{rect} constante, sendo que a razão de variação é dada pela razão entre o valor óptimo do componente e o valor do componente na situação de $V_{in} = 3.3$ V, ou seja, $C_1 = 5$ nF e $R_o = 170\Omega$. A capacidade C_1 apresenta uma variação de 1 para 1.05 (1:1.05) enquanto que a resistência de carga R_o têm uma variação de 0.16 para 1 (0.16:1). Devido à variação de C_1 não ser tão acentuada como a variação de R_o e também ser uma variação bastante pequena é possível assumir o valor C_1 fixo e igual a 5 nF (L_1 também fixo), e ser R_o responsável por tentar manter Z_{rect} constante.

Transformando uma impedância $Z = R + j \cdot X$ para a forma polar fica

$$|Z| = \sqrt{R^2 + X^2} \quad (3.8a)$$

$$\angle Z = \text{atan}\left(\frac{X}{R}\right) \quad (3.8b)$$

Na situação em análise o que acontece é que R_{rect} e X_{rect} sofrem um desvio relativamente à




Figura 3.7: Variação dos componentes C_1 e R_o de modo a manter Z_{in} constante relativamente à situação nominal ($R_o = 190 \Omega$ e $C_1 = 5 \text{ nF}$).

situação nominal. Tendo isso como base podemos escrever que

$$Z_1 = (R + \Delta R) + j(X + \Delta X) \quad (3.9)$$

e passando para a forma polar fica

$$|Z_1| = \sqrt{(R + \Delta R)^2 + (X + \Delta X)^2} \quad (3.10a)$$

$$|Z_1| = \sqrt{R^2 + 2R^2 \times \frac{\Delta R}{R} + \frac{\Delta R^2 \times R^2}{R^2} + X^2 + 2X^2 \times \frac{\Delta X}{X} + \frac{\Delta X^2 \times X^2}{X^2}} \quad (3.10b)$$

$$\angle Z_1 = \text{atan} \left(\frac{X + \Delta X}{R + \Delta R} \right)$$

$$= \text{atan} \left(\frac{X}{R} \times \frac{(1 + \frac{\Delta X}{X})}{(1 + \frac{\Delta R}{R})} \right)$$

Considerando que $|\frac{\Delta R}{R}| = |\frac{\Delta X}{X}|$, ou seja, que a proporção do erro cometido em R_{rect} e X_{rect} é de igual magnitude, podemos analisar duas situações. A primeira a analisar é quando $\frac{\Delta R}{R} = \frac{\Delta X}{X}$ e podemos reescrever as expressões 3.10 como sendo

$$|Z_1| = \sqrt{\left(1 + \frac{2 \times \Delta R}{R} + \frac{\Delta R^2}{R^2}\right) \times (R^2 + X^2)} \quad (3.11a)$$

$$= \left(1 + \frac{\Delta R}{R}\right) \times \sqrt{R^2 + X^2} = \left(1 + \frac{\Delta R}{R}\right) \times |Z|$$

$$\angle Z_1 = \text{atan} \left(\frac{X}{R} \right) = \angle Z \quad (3.11b)$$

concluindo-se que assim a fase da impedância de entrada não irá variar relativamente à situação




Figura 3.8: Comparação de parâmetros do rectificador para utilização de C_1 fixo ou variável.

nominal mas se o erro cometido for de cerca de 20%, $\frac{\Delta R}{R} = 0.2$, a magnitude da impedância terá uma variação de 1 para 1.2 (1:1.2). A outra situação a analisar é quando se tem $\frac{\Delta R}{R} = -\frac{\Delta X}{X}$, que partindo novamente das expressões 3.10 leva a

$$|Z_1| = \sqrt{\left(1 + \frac{\Delta R^2}{R^2}\right) \times (R^2 + X^2) + \frac{2 \times \Delta R}{R} \times (R^2 - X^2)}$$

$$\approx \sqrt{1 + \frac{\Delta R^2}{R^2}} \times \sqrt{R^2 + X^2} \quad (3.12a)$$

$$= \sqrt{1 + \frac{\Delta R^2}{R^2}} |Z| \approx |Z|$$

$$\angle Z_1 = \text{atan} \left(\frac{X}{R} \times \frac{\left(1 - \frac{\Delta R}{R}\right)}{\left(1 + \frac{\Delta R}{R}\right)} \right) \quad (3.12b)$$

As simplificações apresentadas em 3.12a são possíveis pois se olharmos aos valores de R_{rect} e X_{rect} da situação nominal podemos afirmar que $(R_{rect}^2 + X_{rect}^2) \gg (R_{rect}^2 - X_{rect}^2)$, e considerando novamente o erro de cerca de 20% temos que $\left(\frac{\Delta R}{R}\right)^2 \ll 1$. Assim sendo nesta situação ao contrá-


rio da anteriormente descrita é a fase da impedância que irá variar enquanto que a sua magnitude terá praticamente o mesmo valor. Devido ao facto da magnitude da impedância se manter aproximadamente igual à da situação nominal foi seguida a abordagem em que $\frac{\Delta R}{R} = -\frac{\Delta X}{X}$.

Notar que, excepto na situação de $V_{in} = 3.3 \text{ V}$, o valor da capacidade C_1 é sempre inferior ao valor de $C_{1_{optimo}}$ o que leva a que $R_{rect} > R_{rect_{nominal}}$ e $X_{rect} < X_{rect_{nominal}}$. Tanto R_{rect} como X_{rect} decrescem com V_{in} e por esse motivo é expectável que para manter os erros de R_{rect} e X_{rect} simétricos seja necessário diminuir R_o para contrariar a descida de V_{in} .


Dos resultados obtidos resultou que o valor máximo de $\frac{\Delta R}{R} = -\frac{\Delta X}{X} \approx 0.14$ sendo as aproximações realizadas na equação 3.12a válidas. A figura 3.8c confirma o dito anteriormente, ou seja, que R_o deve diminuir de modo a garantir-se $\frac{\Delta R}{R} = -\frac{\Delta X}{X}$. Por outro lado as expressões 3.12a e 3.12b são validadas pelas figuras 3.8a e 3.8b respectivamente. Um aspecto importante é perceber quanto a eficiência do rectificador é afectada pela utilização de um valor de C_1 que não o óptimo, sendo que para isso recorre-se à figura 3.8d de onde se pode concluir que a eficiência não é degradada mais que 2.5%.

3.2 Adaptação de impedância

Na secção anterior a impedância de entrada do sistema e impedância do rectificador são iguais e como foi explicado é necessário que a impedância de entrada do sistema seja 50Ω . Para isso deve ser colocada uma adaptação de impedância entre a fonte e o rectificador.



(a) Adaptação de impedância.



(b) Exemplo de adaptação em L.



(c) Adaptação em π .(d) Adaptação em π vista como duas redes em L.

Figura 3.9: Representação do conceito de adaptação de impedância.

A impedância de entrada do rectificador Z_{rect} pode ser vista como sendo o paralelo de uma indutância L_i e de uma resistência R_i como demonstrado na figura 3.9a, resultando em

$$\begin{aligned} Z_{rect} &= R_i // (j \cdot \omega \cdot L_i) = \frac{R_i \cdot j \cdot \omega \cdot L_i}{R_i + j \cdot \omega \cdot L_i} \\ &= \frac{\omega^2 \cdot R_i \cdot L_i^2}{R_i^2 + \omega^2 \cdot L_i^2} + j \cdot \frac{\omega \cdot R_i^2 \cdot L_i}{R_i^2 + \omega^2 \cdot L_i^2} \end{aligned} \quad (3.13)$$

Resolvendo o seguinte sistema de equações

$$\begin{cases} \frac{\omega^2 \cdot R_i \cdot L_i^2}{R_i^2 + \omega^2 \cdot L_i^2} = R_{rect} = 5.612 \\ \frac{\omega \cdot R_i^2 \cdot L_i}{R_i^2 + \omega^2 \cdot L_i^2} = X_{rect} = 4.723 \end{cases} \quad (3.14)$$

obtém-se $R_i \approx 9.59\Omega$ e $L_i \approx 1.81\mu H$.

De seguida é apresentada uma forma sistemática de realizar a adaptação de impedância como está presente em [59]. Existem três tipos de redes de adaptação de impedância: a rede em L, a rede em π e a rede em T. Aqui apenas as 2 primeiras serão abordadas. A rede em π (figura 3.9c) pode ser decomposta em 2 redes em L viradas de costas com uma resistência virtual R entre elas como demonstra a figura 3.9d. A forma de adaptar a impedância parte sempre do princípio que




Figura 3.10: Rede de adaptação de impedância em π proposta.

a carga Z_L é resistiva sendo que no final a reactância da carga é anulada através de absorção ou ressonância como explicado com detalhe em [59]. A rede em L pode ser implementada de duas formas diferentes, uma delas é como está representada na figura 3.9b e a outra é colocando X_{s1} em série com R_s e X_{p1} em paralelo com Z_L , sendo que o sinal negativo de X_{s1} é para indicar que X_{s1} deve ser uma reactância de sinal oposto ao de X_{p1} , ou seja, se um for uma bobine o outro deve ser uma capacidade. Segundo [59] podemos escrever as seguintes expressões que nos permitem obter X_{s1} e X_{p1} para a rede em L

$$Q_s = Q_p = \sqrt{\frac{R_s}{R_p} - 1} \quad (3.15a)$$

$$Q_s = \frac{X_s}{R_s} \quad (3.15b)$$

$$Q_p = \frac{R_p}{X_p} \quad (3.15c)$$

onde Q_s, R_s, X_s são, respectivamente o factor de qualidade de 2 componentes em série, resistência e reactância do ramo em série e Q_p, R_p, X_p o factor de qualidade de 2 componentes em paralelo, resistência e reactância do ramo em paralelo respectivamente. A rede em L apresenta a desvantagem de o valor do factor de qualidade ser imposto por R_s e R_p . Esse problema não existe quando é utilizada uma rede em π definindo-se o factor de qualidade como sendo [59]

$$Q = \sqrt{\frac{R_H}{R} - 1} \quad (3.16a)$$

$$R_H = \max(R_p, R_s) \quad (3.16b)$$

Para permitir a passagem da componente DC a rede de adaptação em π proposta é a da figura 3.10. As equações 3.17 permitem obter os valores de X_{p1}, X_{s1}, X_{s2} e X_{p2} da figura 3.9d, com $Q=15$.

$$R_H = \max(R_S, R_i) = \max(50, 9.59) = 50 \quad (3.17a)$$

$$R = \frac{R_H}{Q^2 + 1} = \frac{50}{15^2 + 1} \approx 0.221 \quad (3.17b)$$

$$X_{p1} = \frac{R_{p1}}{Q_1} = \frac{50}{15} \approx 3.333 \quad (3.17c)$$

$$X_{s1} = Q_1 \times R_{s1} = Q_1 \times R = 15 \times 0.221 = 3.315 \quad (3.17d)$$

$$Q_2 = \sqrt{\frac{R_{p2}}{R_{s2}}} - 1 = \sqrt{\frac{R_i}{R}} - 1 = \sqrt{\frac{9.59}{0.221}} - 1 = 6.511 \quad (3.17e)$$

$$X_{p2} = \frac{R_{p2}}{Q_2} = \frac{R_i}{Q_2} = \frac{9.59}{6.511} \approx 1.473 \quad (3.17f)$$

$$X_{s2} = Q_2 \times R_{s2} = Q_2 \times R = 6.511 \times 0.221 = 1.439 \quad (3.17g)$$

$$C_{p1} = C_{S_{adapt}} = \frac{1}{\omega \times X_{p1}} = \frac{1}{\omega \times 3.333} \approx 47.751 \text{ nF} \quad (3.17h)$$

$$L_{adapt} = \frac{X_{s1} + X_{s2}}{\omega} = \frac{4.754}{\omega} \approx 756.623 \text{ nH} \quad (3.17i)$$

$$C_r = \frac{1}{\omega^2 \times L_i} = \frac{1}{\omega^2 \times 1.81 \mu} \approx 13.995 \text{ nF} \quad (3.17j)$$

$$C_{p2} = \frac{1}{\omega \times X_{p2}} = \frac{1}{\omega \times 1.474} \approx 107.795 \text{ nF} \quad (3.17k)$$

$$C_{L_{adapt}} = C_{p2} + C_r = 13.995 \text{ nF} + 107.795 \text{ nF} = 121.79 \text{ nF} \quad (3.17l)$$

Utilizando o princípio da ressonância, a equação 3.17j indica a capacidade necessária a colocar em paralelo com L_i para formarem um circuito ressonante à frequência fundamental. Podemos somar esta capacidade à capacidade da rede em π (equação 3.17l) visto que estão em paralelo e assim ao invés de 2 componentes temos apenas 1. Existem calculadoras online que indicam os valores para adaptação em várias tipologias como por exemplo [60], que foi utilizada nesta dissertação. Recorrendo à calculadora online os valores obtidos foram $C_{S_{adapt}} = 47.746 \text{ nF}$, $C_{L_{adapt}} = 121.986 \text{ nF}$ e $L_{adapt} = 757.266 \text{ nH}$. A diferença para os valores calculados ($\approx 0.1\%$) são devidos às aproximações realizadas. A partir de agora o circuito a analisar é o da figura 3.11 mantendo a fonte como sendo ideal, ou seja, $R_S = 0 \Omega$.

As potências à entrada e à saída da rede de adaptação de impedância, que correspondem à potência de entrada do sistema e à potência de entrada do retificador respectivamente, são iguais e assim podemos estabelecer a relação dada pela equação 3.18c entre a amplitude do sinal no




Figura 3.11: Sistema incluindo adaptação de impedância e rectificador.

rectificador e o sinal na entrada, estando esta relação presente na figura 3.12a em função de V_{in} .

$$P_{in} = \frac{1}{2} \times V_{in}^2 \times \frac{1}{R_{in}} \quad (3.18a)$$

$$P_{rect} = \frac{1}{2} V_{rect}^2 \times \frac{R}{R^2 + X^2} \quad (3.18b)$$

$$\frac{V_{rect}}{V_{in}} = \sqrt{\frac{R_{rect}^2 + X_{rect}^2}{R_{in} \times R_{rect}}} \approx 0.438 @ V_{in} = 3.3 \text{ V} \quad (3.18c)$$

O facto de V_{rect} depender de V_{in} , aliado ao facto de R_o variar com V_{rect} permite concluir que existe um mapeado de $V_{in} \rightarrow V_{rect} \rightarrow R_o$. Na figura 3.12b está representada uma comparação, da variação da resistência de carga com V_{in} , quando existe e não existe adaptação de impedância.

Com $V_{in} = 3.3 \text{ V}$ e $R_o = 162.66 \Omega$ (resultante do mapeamento de $V_{in} \rightarrow V_{rect}$) obteve-se $Z_{in} = 49.995 - j \times 0.488 (\Omega)$ e $Z_{rect} = 5.653 + j \times 4.688 (\Omega)$, sendo que a impedância de entrada não é os 50Ω desejados devido ao facto de a impedância de entrada do rectificador ter variado, algo expectável devido à sua variação com o nível de sinal no rectificador. É possível fazer uma "readaptação", ou seja, partimos do valor de Z_{rect} agora obtido e recalculamos o valor dos componentes da rede de adaptação. Recorrendo novamente a [60] obtemos $C_{S_{adapt}} = 47.745 \text{ nF}$, $C_{L_{adapt}} = 122.103 \text{ nF}$ e $L_{adapt} = 756.701 \text{ nH}$. Simulando com os novos valores obtém-se $Z_{in} = 50 - j \times 0.005 (\Omega)$ e $Z_{rect} = 5.653 + j \times 4.688 (\Omega)$ que corresponde aos resultados desejados.

Analisando os resultados da figura 3.13 é possível afirmar

- Figura 3.13a: A parte resistiva da impedância de entrada mantém-se praticamente constante e igual a 50Ω apresentando uma variação inferior a 2% excepto quando $V_{in} = 0.2 \text{ V}$;
- Figura 3.13b: Para a reactância da impedância de entrada não faz sentido falar numa razão de variação pois o valor da reactância óptima é 0Ω . A impedância de entrada varia entre $Z_{in} = 50 - j \times 0.005 (\Omega) @ V_{in} = 3.3 \text{ V}$ e $Z_{in} = 43.139 - j \times 8.206 (\Omega) @ V_{in} = 0.2 \text{ V}$;
- Figura 3.13c: Com a adaptação a potência de entrada baixa para $\approx 100 \text{ mW}$ como seria de esperar pelos motivos já anteriormente mencionados;




Figura 3.12: Impacto da adaptação no nível de sinal à entrada do rectificador.

- Figura 3.13d: A eficiência com adaptação de impedância reduz relativamente à situação sem adaptação. Devido à relação entre o nível de sinal na entrada e o nível de sinal no rectificador dada pela expressão 3.18c este decréscimo é expectável pois como se confirma pela figura 3.8d a eficiência do rectificador diminui à medida que o nível de sinal na sua entrada também diminui.

Como se tem vindo a mencionar a resistência de carga a colocar no circuito varia de acordo com a amplitude do sinal de entrada e obviamente isso não pode ser feito de forma manual. É necessário desenvolver uma solução que permita obter o valor desejado da carga do rectificador, para todos os vários valores de amplitude do sinal de entrada. Para exemplificar quando $V_{in} = 0.2 \text{ V}$ é necessário que a carga do rectificador seja $R_o = 20.1 \Omega$ enquanto que para $V_{in} = 3.3 \text{ V}$ o valor pretendido é $R_o = 162.66 \Omega$. Uma possibilidade para resolver esta situação é utilizar um conversor DC-DC [27, 61]. O conversor DC-DC será analisado na secção seguinte.

3.3 Conversor DC-DC

Um conversor DC-DC é um circuito que permite transformar uma entrada DC numa saída DC de menor valor (*Buck Converter*) ou de maior valor (*Boost Converter*). Existe também o *Buck-Boost Converter* que desempenha as duas funções, sendo obtido através dos conversores *Buck* e *Boost*. No *Buck-Boost Converter* um sinal de controlo externo permite definir que tipologia do *Buck-Boost Converter* é utilizada, ou seja, se implementa o *Buck Converter* ou o *Boost Converter* permitindo alternar entre os dois. A transformação do nível de sinal é realizada através de circuitos que incluem elementos comutadores como demonstrado nas figuras 3.14a e 3.14b

Quando se usa um elemento comutador, como o MOSFET, e um díodo para implementar o conversor diz-se que o conversor não é síncrono. Para o conversor ser síncrono basta substituir o díodo por um outro MOSFET, nessa situação os elementos comutadores devem funcionar em




Figura 3.13: Resultados com adaptação de impedância.

oposição de estado, ou seja, quando um está aberto o outro deve estar fechado. A expressão 3.19a define o *duty-cycle* (D), a razão entre a duração que o MOSFET está em condução (comutador fechado) e a duração de um período do sinal de controlo. Este conceito está representado na figura 3.14c que exemplifica a forma de onda do sinal de controlo do MOSFET. A eficiência do conversor DC-DC é definida pela equação 3.19b. Nos conversores assíncronos a eficiência obtida é de 80% a 90% enquanto que nos síncronos a eficiência é por volta de 95%.

$$D = \frac{t_{ON}}{T_{switch}} = t_{ON} \times f_{switch} \quad (3.19a)$$

$$\eta_{DC-DC} = \frac{P_{OUT}}{P_{IN}} \quad (3.19b)$$

Em ambos os conversores a relação entre a tensão de entrada e a tensão de saída é dependente do *duty-cycle*. No *Buck Converter* esta relação é dada pela equação 3.20a e no *Boost Converter*




Figura 3.14: Disposição de elemento de comutação no conversor DC-DC.

por 3.20b

$$V_{OUT} = V_{IN} \times D \quad (3.20a)$$


$$V_{OUT} = \frac{V_{IN}}{1 - D} \quad (3.20b)$$

Como o *duty-cycle* é sempre ≤ 1 , as equações 3.20a e 3.20b mostram que $V_{OUT} \leq V_{IN}$ para o *Buck Converter* e $V_{OUT} \geq V_{IN}$ para o *Boost Converter* respectivamente, estando alinhadas com o que é esperado do funcionamento de cada tipo de conversor.

Manipulando as expressões da relação entre a tensão de entrada e de saída dos conversores recorrendo a definição de potência ($P = V \times I$) e à equação 3.19b podemos estabelecer as seguintes relações para o *Buck Converter*

$$R_{IN} = \frac{\eta_{DC-DC} \times R_{OUT}}{D^2} \approx \frac{R_{OUT}}{D^2} \quad (3.21a)$$

$$I_{IN} = \eta_{DC-DC} \times I_{OUT} \times D \approx I_{OUT} \times D \quad (3.21b)$$

Figura 3.15: Funcionamento do *Boost-Converter*.

e para o *Boost Converter*

$$R_{IN} = \eta_{DC-DC} \times R_{out} \times (1 - D)^2 \approx R_{out} \times (1 - D)^2 \quad (3.22a)$$

$$I_{IN} = I_{OUT} \times \frac{1}{\eta_{DC-DC}} \times \frac{1}{1 - D} \approx \frac{I_{OUT}}{1 - D} \quad (3.22b)$$

Na figura 3.1 é indicado que o conversor DC-DC é colocado entre a saída do rectificador e o filtro de saída, ou seja, no circuito da figura 3.11 o conversor é colocado entre L_{choke} e a saída composta pelo paralelo de C_o e R_o . A resistência colocada na saída corresponde à resistência de entrada do conversor DC-DC e assim sendo podemos fazer com que o rectificador veja na sua saída o valor da resistência desejada variando o *duty-cycle* do sinal de controlo desde que a resistência de carga do conversor seja fixa. Esta análise também pode ser feita do ponto de vista das tensões, ou seja, o valor de tensão a colocar na saída do rectificador é controlado através do *duty-cycle* desde que a saída do conversor tenha uma tensão fixa.

Do ponto de vista de fazer com que a resistência à saída do rectificador (R_o) seja óptima é indiferente usar um *Buck Converter* ou um *Boost Converter* desde que a resistência $R_{OUT} < R_o$ no caso do *Buck Converter* e $R_{OUT} > R_o$ para o *Boost Converter*. Sabendo que alimentação do transmissor cartesiano-polar à qual o sistema de reciclagem de potência vai ser ligado é 3.3 V e recorrendo aos valores de V_o óptimo que estão representados na figura 3.13c é possível verificar que $V_o < 3.3$ V excepto para $V_{in} > 2.8$ V. Conclui-se que era desejada a utilização de um *Buck-Boost Converter* de modo a aumentar a tensão V_o quando $V_{in} \leq 2.8$ V e diminuir quando $V_{in} > 2.8$ V para os 3.3 V desejados na saída. Como se verá mais à frente a utilização do *Buck-Boost Converter* não se justifica devido à necessidade de utilizar um circuito externo para controlar o modo em que está a actuar.

Assim sendo optou-se pela utilização de um *Boost Converter* pois cerca de 85 % da gama do sinal de entrada necessita que o sinal V_o seja aumentado para os 3.3 V. Na figura 3.14d está representado o circuito típico de um *Boost Converter* sendo que a carga ($LOAD$) pode ser substituída por uma fonte de tensão. Olhando para esta figura é possível observar uma vantagem que o *Boost Converter* apresenta neste caso em específico, que é o facto do indutor L_{Boost} do conversor e o *choke* (L_{choke}) do rectificador poderem ser o mesmo componente.

Na figura 3.15 estão representados os circuitos equivalentes do *Boost-Converter* nos seus dois estados possíveis:

- Estado *ON*: O comutador está activo de $t = 0$ s até $t = \frac{D}{f_{switch}}$ s e a corrente de entrada I_{in} vai através do indutor e do comutador, representado pela resistência R_{ON} que corresponde à resistência do MOSFET em condução. Devido a diferença de tensão aos terminais do indutor ($V_+ - V_-$) ser positiva a corrente de entrada aumenta lentamente (os indutores não permitem variações bruscas de corrente), e o campo magnético em torno do indutor aumenta;
- Estado *OFF*: Em $t = \frac{D}{f_{switch}}$ s o comutador desliga-se e a corrente I_{in} passa a ir pelo indutor, pelo díodo e pela carga. A diferença de tensão aos terminais do indutor é negativa e por esse motivo a corrente de entrada diminui. A energia acumulada no indutor flui para a carga. Em $t = \frac{1}{f}$ s o *Boost Converter* volta ao estado *ON* e assim sucessivamente.

De modo a que a eficiência do conversor seja máxima a solução proposta é com dois comutadores ficando um *Boost Converter* síncrono. Na figura 3.16 está representada a rede de reciclagem de potência agora com a inclusão do conversor DC-DC.










Figura 3.16: Sistema incluindo adaptação de impedância, rectificador e conversor DC-DC.

Numa fase inicial a frequência do sinal de controlo f_{switch} é igual à frequência do sinal $f=1$ MHz, e os comutadores não são implementados com MOSFETs mas sim com uns comutadores que são apenas uma resistência cujo valor depende do estado do comutador: $R_{ON} = 1 \Omega$ e $R_{OFF} = 1T \Omega$, e assim quando o comutador está ligado a queda de tensão em R_{ON} é pequena e quando está desligado a corrente que passa no comutador é muito perto de 0, ou seja, funcionam como um comutador dito ideal.

O facto do sinal $V_{controlo}$ ser uma onda quadrada de valor $V_{máx} > 0$ durante t_{ON} e $V_{min} < 0$ durante t_{OFF} associado ao modo como está ligado ao comutadores (liga ao terminal positivo de controlo de S1 e ao terminal negativo de controlo de S2) permite que durante t_{ON} o comutador S1 esteja fechado e S2 aberto, e durante t_{OFF} o comutador S1 está aberto e S2 fechado cumprindo assim o requisito de ambos não estarem abertos simultaneamente.

Para exemplificar o funcionamento do *Boost Converter* e como são as formas de onda dos sinais, foi simulado o esquemático da figura 3.16 em ADS com um *duty-cycle* $D=0.7$.

(a) Sinal de controlo - $V_{controlo}$.(b) Corrente no choke - I_{CHOKE} .(c) Corrente no comutador S1 - I_{S1} .(d) Corrente no comutador S2 - I_{S2} .(e) Corrente na carga - I_{OUT} .(f) Tensão nos nós V_O e V_{OUT} .Figura 3.17: Simulação do circuito da figura 3.16 com $D=0.7$.

Um exemplo de como deve ser o sinal de controlo dos comutadores está representado na figura 3.17a. Pela imagem 3.17b confirma-se que o choke presente no sistema proposto permite que os componentes que estão à sua direita o vejam como sendo aproximadamente uma fonte de corrente DC (o ripple apresentado da corrente I_{CHOKE} é inferior a 0.01%). Esta corrente I_{CHOKE} segue dois caminhos distintos dependendo do estado dos comutadores. Quando é o comutador S1 que está fechado essa corrente flui para a massa mas se for o comutador S2 a estar fechado essa corrente circula em direcção à carga estando nas figuras 3.17c e 3.17d ilustrado esse comportamento. O filtro de saída composto pela capacidade C_o permite filtrar a corrente I_{S2} e apenas a componente DC do sinal é entregue à carga R_{OUT} .

O valor médio de uma onda quadrada, pegando no exemplo do sinal de $X(t)$ da figura 3.14c, é




Figura 3.18: Verificação funcionamento *Boost Converter*: (a) e (b): Validação da expressão 3.20b; (c) e (d): Validação da expressão 3.22a.

dados pela expressão

$$\begin{aligned}
 \bar{X} &= \frac{1}{T} \times \int_0^T X(t) dt = \frac{1}{T} \left[\int_0^{t_{ON}} V_{\max} \times dt + \int_{t_{ON}T} V_{\min} \times dt \right] \\
 &= \frac{1}{T} \times [V_{\max} \times (t_{on} - 0) + V_{\min} \times (T - t_{on})] \\
 &= \frac{1}{T} \times (V_{\max} \times t_{on} + V_{\min} \times t_{off}) = V_{\max} \times D + V_{\min} \times (1 - D)
 \end{aligned} \tag{3.23}$$

Aplicando esta expressão no sinal I_{S2} e notando que o *duty-cycle* deste sinal é $(1-D)$ temos que $\overline{I_{S2}} = I_{OUT} = I_{CHOKE} \times (1 - D) \approx 0.039 \times (1 - 0.7) = 11.7 \text{ mA}$ indo ao encontro do valor obtido na figura 3.17e e da expressão 3.22b onde $I_{IN} = I_{CHOKE}$. É possível olhar da mesma forma para o sinal V_o , quando o comutador S1 está fechado esta tensão é $\approx 0 \text{ V}$ e se for o comutador S2 a estar fechamos $V_o \approx V_{OUT}$, e novamente aplicando a expressão anterior fica $V_o = (1 - D) \times V_{OUT}$ o que é equivalente à expressão 3.20b sendo $V_{IN} = V_o$.

A expressão 3.20b é validada pelas figuras 3.18a e 3.18b enquanto que a expressão 3.22a é validada pelas figuras 3.18c e 3.18d. Estes resultados foram obtidos simulando o esquemático da




Figura 3.19: Comparação de eficiência para $R_{OUT} = 165 \Omega$ e $R_{OUT} = 660 \Omega$.

figura 3.16 e seleccionando o valor do *duty-cycle* que leva ao valor de R_o desejado. O erro relativo apresentado nas figuras é dado por

$$\text{Erro relativo} = \frac{\text{Valor}_{\text{medido}} - \text{Valor}_{\text{calculado}}}{\text{Valor}_{\text{medido}}} \times 100 (\%) \quad (3.24)$$

Na figura 3.19 é apresentada uma comparação entre a eficiência que é obtida com diferentes valores de R_{OUT} . Tanto aqui como na validação das expressões 3.22a e 3.20b verifica-se que maioritariamente o desvio cometido é inferior a 1 %, sendo justificado pela precisão que o valor do *duty-cycle* foi seleccionado (duas casas decimais). Assim é possível afirmar que o valor de R_{OUT} não define a eficiência desde que o valor de R_o seja o pretendido.

O valor de R_o necessário é sempre inferior ao da situação nominal $R_o = 162.66 \Omega$. Para se conseguir isso basta que $R_{OUT} > 162.66 \Omega$, e assim o valor a usar é de $R_{OUT} = 165 \Omega$. Considerando agora que a fonte de entrada têm uma resistência interna $R_S = 50 \Omega$ podemos simular o circuito da figura 3.16 de modo a termos o valor de Z_{in} desejado que é obtido da forma explicada na secção 3.2. O circuito para simulação em ADS é apresentado na figura A.1 em anexo, sendo que a fonte "PnTone" é responsável por gerar a potência " P_{source} " pretendida, ou seja, esta fonte controla internamente a amplitude do sinal que gera de modo a fornecer a potência " P_{source} " pretendida ao circuito. Por esse motivo faz todo o sentido a partir deste momento falar em potência útil disponível $P_{\text{útil}}$ em vez de amplitude do sinal de entrada V_{in} .

Na figura 3.20a é possível observar o modo como o *duty-cycle* deve variar de forma a obter o




Figura 3.20: Análise do circuito da figura 3.16 de modo a obter $Z_{in} = 50\Omega$.

valor de R_o pretendido para se ter $Z_{in} = 50\Omega$, enquanto que na figura 3.20b vemos a variação P_{in} e P_{OUT} com o nível de sinal à entrada e também as perdas relativas de potência que advém do facto de Z_{in} não ser 50Ω para todos os valores de $P_{\text{útil}}$ como se visualizou nas figuras 3.13a e 3.13b.

Visto o principal objectivo desta dissertação ser recuperar o máximo de potência levanta-se a questão se tal acontece quando $Z_{in} = 50\Omega$ ou se num ponto diferente deste. Para responder a essa questão é realizado um varrimento da resistência R_o do circuito da figura 3.11 tendo-se obtido os resultados da figura 3.21. Analisando a figura 3.21:

- Na figura 3.21a observa-se que o valor de R_o que corresponde ao ponto em que se recupera o máximo de potência difere do valor correspondente à situação em que é entregue o máximo de potência ao sistema de reciclagem de potência, ou seja, o sistema não é linear pois máximo na entrada não corresponde a máximo na saída. Conclui-se que o valor de R_o que garante o máximo de potência entregue à carga e o valor R_o que permite obter Z_{in} são valores diferentes. O valor de $R_{out} = 165\Omega$ suficiente para permitir $Z_{in} = 50\Omega$ não é suficiente para se obter o máximo de potência na carga;
- A eficiência aumenta com R_o chegando a um ponto em que estabiliza como se verifica na figura 3.21b. Apesar da eficiência para $R_o = 1000\Omega$ ser de aproximadamente 93.45% que é cerca de 6% superior à eficiência obtida com $R_o = 190\Omega$, é com $R_o = 190\Omega$ que se entrega o máximo de potência à carga, aproximadamente mais 40mW do que na situação de $R_o = 1000\Omega$, o que vai de encontro ao objectivo da dissertação. Podemos afirmar que uma eficiência superior não implica que o sistema esteja a ter um desempenho melhor que o pretendido;
- Recorrendo à figura 3.21c confirma-se que a utilização de uma rede de adaptação de impedância permite recuperar mais energia, indo ao encontro do que já foi mencionado na secção 3.2.




Figura 3.21: Varrimento de R_o para $P_{\text{útil}} = 108.9\text{mW}$: (a) e (b) Com adaptação de impedância (circuito figura 3.11); (c) e (d) Sem adaptação de impedância (circuito figura 3.2).

Realizando um varrimento semelhante quando na entrada se têm $P_{\text{útil}} = 0.4\text{mW}$, o máximo de potência na saída é obtido para $R_o \approx 250\Omega$. Define-se $R_{OUT} = 330\Omega$ pois com o *Boost Converter* será possível obter o valor de R_o desejado para cada valor do sinal de entrada.

Regressando ao circuito da figura 3.16, tal como na situação de tentar obter $Z_{in} = 50\Omega$, é possível obter o valor de R_o desejado para se obter o máximo de potência na carga. Para tal podem ser efectuados varrimentos do parâmetro *duty-cycle* e ver qual o valor que garante P_{OUT} máximo. Na figura 3.22 mostra-se como pode ser obtido o valor do *duty-cycle* através do varrimento deste parâmetro simulando no ADS o circuito correspondente ao esquemático da figura 3.16.

Após a realização do varrimento do *duty-cycle* para os vários níveis de entrada pode ser efectuada uma comparação entre os resultados que se obtém na situação em que se procura ter $Z_{in} = 50\Omega$ e a situação na qual se pretende entregar o máximo de potência à carga:

- O valor de R_o desejado apresenta um comportamento distinto nas duas situações. Observando a figura 3.23a, o aumento de $P_{\text{útil}}$ leva ao aumento de R_o quando se pretende






Figura 3.22: Resultados obtidos do varrimento do *duty-cycle* do circuito da figura A.1. Resultados em mW.


$Z_{in} = 50\Omega$, ao contrário do que acontece quando o objectivo é P_{OUT} máximo a resistência R_o diminui;

- Uma comparação entre a potência que é entregue à carga em ambas as situações é apresentada na figura 3.23b mostrando que é possível obter um aumento de aproximadamente 70 % quando o valor de R_o permite obter o máximo de potência na carga ao invés do valor que garante $Z_{in} = 50\Omega$. Notar que o ganho relativo que se obtém vai diminuindo com o aumento de $P_{útil}$, isto justifica-se com o facto, como se observa na figura 3.23a, de o valor de R_o desejado em ambas as situações se aproximar à medida que $P_{útil}$ aumenta;
- Como seria expectável a eficiência na situação de P_{OUT} máxima é superior à da situação de $Z_{in} = 50\Omega$. A potência entregue à carga, P_{OUT} , é superior e a potência de entrada, P_{in} , é inferior devido ao sistema não estar adaptado, logo a eficiência é superior;
- Na figura 3.23d é possível observar como varia a impedância de entrada Z_{in} na situação que se obtém P_{OUT} máximo, sendo bastante notável a diferença para o valor que seria desejado de 50Ω ($Z_{in} = 42.3 - j \times 0.8 (\Omega)$ @ $P_{útil}=108.9\text{ mW}$ e $Z_{in} = 15.7 - j \times 9.6 (\Omega)$ @ $P_{útil}=0.4\text{ mW}$).

Também é possível observar que a variação de Z_{in} é bastante acentuada quando comparada com a situação que pretende obter $Z_{in} = 50\Omega$.

(a) Resistência R_O .

(b) Potência de saída (mW)



(c) Eficiência (%).


(d) Impedância de entrada Z_{in} .

Figura 3.23: (a),(b) e (c): Comparação de alguns parâmetros dependendo do objectivo que pode ser obter $Z_{in} = 50 \Omega$ ou potência na carga máxima; (d) Impedância de entrada Z_{in} quando se obtém P_{OUT} máximo.

Devido à elevada variação da impedância de entrada como mencionado no último ponto a introdução de um circulador, actuando como isolador, entre a fonte de entrada e o sistema de reciclagem de potência como proposto em [4] é necessário de modo a reduzir essa variação.

3.4 Circulador

O circulador é um dispositivo passivo e não recíproco de 3 portas, e o seu nome está associado à sua forma de funcionamento que pode ser explicada recorrendo ao seu símbolo representado na figura 3.24a. O sinal que entra na porta 1 do circulador é enviado para a porta 2, o sinal injectado na porta 2 é enviado para a porta 3 e o sinal que entra na porta 3 é transmitido para a porta 1, ou seja o sinal circula pelas portas na direcção indicada no símbolo. Assumindo o circulador na sua




Figura 3.24: (a) Símbolo do circulador; (b) Circulador configurado para actuar como isolador.

forma ideal podemos escrever a sua matriz dos parâmetros S como sendo

$$S_{circulador} = \begin{bmatrix} S_{11} & S_{12} & S_{13} \\ S_{21} & S_{22} & S_{23} \\ S_{31} & S_{32} & S_{33} \end{bmatrix} = \begin{bmatrix} 0 & 0 & 1 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \end{bmatrix} \quad (3.25)$$

O circulador é caracterizado por 3 parâmetros:

- Relação de ondas estacionárias, VSWR: Definida em função dos parâmetros S pela equação 3.26a;
- Perdas por inserção (IL - *Insertion Loss*): Define a atenuação sofrida pelo sinal injectado num porto e recebido no porto seguinte, ou seja, atenuação sofrida pelo sinal no sentido directo. Para cálculo utiliza-se a equação 3.26b;
- Isolamento: Define o isolamento entre 2 portos, ou seja, mede a atenuação sofrida pelo sinal que é reflectido pelo portos, o que é equivalente a dizer que mede a atenuação do sinal que circula em sentido contrário ao indicado pelo circulador. É definido pela equação 3.26c.

$$VSWR = \frac{1 + |S_{11}|}{1 - |S_{11}|} \quad (3.26a)$$

$$I_L = 10 \log_{10} \left(\frac{P_{Transmitida}}{P_{Recebida}} \right) = -20 \log_{10} |S_{21}| \text{ (dB)} \quad (3.26b)$$

$$\text{Isolamento} = -20 \log_{10} |S_{12}| \text{ (dB)} \quad (3.26c)$$

As expressões 3.26 apresentadas são para o porto 1 do circulador e tipicamente os portos do circulador apresentam a mesma característica, caso isso não aconteça devemos definir esses 3 parâmetros para cada um dos portos como presente na tabela 3.4.

Tabela 3.4: Característica de cada porto do circulador.

	Porto 1	Porto 2	Porto 3
VSWR	$\frac{1+ S_{11} }{1- S_{11} }$	$\frac{1+ S_{22} }{1- S_{22} }$	$\frac{1+ S_{33} }{1- S_{33} }$
I_L (dB)	$-20\log_{10} S_{21} $	$-20\log_{10} S_{32} $	$-20\log_{10} S_{13} $
Isolamento (dB)	$20\log_{10} S_{12} $	$20\log_{10} S_{23} $	$20\log_{10} S_{31} $

A partir do circulador é possível obter um isolador, um componente de 2 portos, colocando num dos portos uma resistência $R_{isol} = 50\Omega$. Por exemplo, terminando o porto 3, denominado porto de isolamento, o sinal injectado no porto 1 flui para o porto 2, e o possível sinal reflectido pelo porto 2 (se o isolador não for ideal) vai para o porto 3 sendo dissipado na resistência de isolamento, e não existe sinal a circular do porto 3 para o porto 1.

Podemos assim escrever a matriz dos parâmetros S do isolador, assumindo que é ideal, como sendo

$$S_{isolador} = \begin{bmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{bmatrix} = \begin{bmatrix} 0 & 0 \\ 1 & 0 \end{bmatrix} \quad (3.27)$$

Atendendo à matriz $S_{isolador}$ é possível afirmar que na situação em que o isolador é ideal o sinal injectado no porto 1 é transmitido para o porto 2 não existindo qualquer reflexão pois o coeficiente de reflexão $\Gamma_{in} = |S_{11}| = 0$ e recorrendo à expressão 2.10 verifica-se que $Z_{in} = Z_o = 50\Omega$, e também o valor da relação de ondas estacionárias é mínimo VSWR=1. Afirmer que VSWR=1 significa que independentemente da impedância vista pelo porto 2 do isolador o porto 1 continuará a ver 50Ω , correspondendo exactamente ao que é pretendido nesta dissertação pois é possível variar o *duty-cycle* do *Boost Converter* de modo a se obter o máximo de potência na carga e o combinador continuará a ver uma impedância de 50Ω independentemente do que acontece no sistema de reciclagem de potência, mantendo-se assim a linearidade dos amplificadores do transmissor cartesiano-polar.

Na figura 3.25 está representado o esquemático do sistema de reciclagem de potência incluindo o isolador. Continua-se a considerar a entrada o ponto onde se irá ligar a porta diferença do combinador do transmissor cartesiano-polar que é o porto 1 do circulador, mas é agora importante realçar uma alteração relativamente aos esquemáticos até aqui apresentados (por exemplo o da figura 3.16): o que até agora era considerada a entrada passa a estar conectada ao porto 2 do circulador e ser designado por "sys". Para ficar claro o que até aqui se definia, por exemplo como Z_{in} e I_{in} na figura 3.16, passará a ser equivalente a Z_{sys} e I_{sys} apresentado na figura 3.25 respectivamente. Ou seja, o novo nó "sys" corresponde ao nó "in" representado até agora.

Considerando VSWR = 1, $I_L = 0\text{dB}$ e Isolamento = 100dB (sinal reflectido é atenuado 10^{10} vezes) como sendo os parâmetros de um circulador ideal foi estudado o comportamento do sistema




Figura 3.25: Inclusão do isolador no sistema proposto.

da figura 3.25, podendo escrever as seguintes expressões no caso do circulador ideal

$$P_{\text{porto2}} = P_{\text{porto1}} = P_{\text{in}} \quad (3.28a)$$

$$|\Gamma_{\text{sys}}| = \frac{Z_{\text{sys}} - Z_0}{Z_{\text{sys}} + Z_0} \quad (3.28b)$$

$$|\Gamma_{\text{sys}}| = \sqrt{\frac{P_{\text{reflectida}}}{P_{\text{porto2}}}} = \sqrt{\frac{P_{\text{reflectida}}}{P_{\text{in}}}} \quad (3.28c)$$




$$P_{\text{reflectida}} = P_{\text{in}} - P_{\text{sys}} \quad (3.28d)$$

$$P_{\text{sys}} = (1 - |\Gamma_{\text{sys}}|^2) \times P_{\text{in}} \quad (3.28e)$$


Como VSWR=1 o sinal do porto 1 é totalmente entregue no porto 2 (equação 3.28a) mas se $Z_{\text{sys}} \neq Z_0$, onde $Z_0 = 50\Omega$ é a impedância característica do circulador, parte do sinal que chega ao porto 2 será reflectido para o porto 3 (equação 3.28c). Assim podemos escrever a potência entregue em V_{sys} como sendo a diferença entre a potência entregue ao porto 2 e a potência que é reflectida devido à diferença entre a impedância Z_{sys} e a impedância característica do circulador Z_0 (equações 3.28d e 3.28e).

O valor do *duty-cycle* que garante potência na carga máxima manteve-se igual ao da situação em que não é utilizado o circulador o que faz todo o sentido pois o sistema do ponto V_{sys} não sofreu qualquer alteração. Analisando os resultados da figura 3.26 é possível extrair algumas conclusões

- Dado que o circulador é ideal a potência na entrada P_{in} e a potência útil disponível $P_{\text{útil}}$ são iguais pois VSWR=1 e a potência reflectida para o porto 1 é nula. O valor da potência na entrada do sistema P_{sys} é exactamente o mesmo valor que tínhamos em P_{in} anteriormente devido ao facto de a desadaptação de Z_{sys} ser referente a 50Ω , logo P_{OUT} não sofreu nenhuma alteração como se pode verificar na figura 3.26a;
- Na situação sem circulador a potência reflectida devido à desadaptação de impedâncias ($|\Gamma| \neq 0$) era enviada para a fonte enquanto que na situação com o circulador essa potência

(a) P_{in} , P_{in} e P_{OUT} .(b) Potência no porto isolamento e perdas relativas $(\frac{P_{iso}}{P_{in}} \times 100)$.

(c) Comparação eficiência (%) com e sem circulador.



(d) Impedância de entrada e do sistema.

Figura 3.26: Resultados de simulação do esquemático da figura 3.25 com circulador ideal

é reflectida para o porto isolamento não influenciando um possível sistema conectado ao porto 1 do circulador;

- Visto que a potência de entrada do sistema aumentou e a potência entregue à carga se manteve a eficiência de todo o sistema $(\frac{P_{OUT}}{P_{in}})$ é inferior quando comparado com a situação sem circulador como se consta na figura 3.26c. Isto não implica que o desempenho seja pior do que na situação sem circulador pois a quantidade de potência recuperada é a mesma;
- A impedância do sistema Z_{sys} é igual à impedância de entrada do sistema anteriormente em análise (figura 3.23d) pois o nível de sinal em V_{sys} mantém-se. Através da figura 3.26d verifica-se que a impedância de entrada Z_{in} se mantém constante e igual a 50Ω independentemente do nível de sinal à entrada devido ao facto de o coeficiente de reflexão do circulador ser nulo, ou seja, nada é reflectido pelo circulador para o porto 1 e se o coeficiente de reflexão é nulo implica que $Z_{in} = Z_o = 50\Omega$. Assim cumprem-se os dois principais requisitos: entregar o máximo de potência à carga e manter a linearidade do transmissor.




Figura 3.27: Sistema de reciclagem de potência com fonte de tensão DC como carga.

3.5 Fonte de tensão DC como carga

O próximo passo é substituir a carga resistiva por uma fonte de tensão DC que corresponde à alimentação dos amplificadores do transmissor-cartesiano polar à qual se irá conectar a saída da rede de reciclagem de potência. O circuito agora a analisar está representado na figura 3.27 onde $V_{DD} = 3.3 \text{ V}$.

O filtro de saída que era composto apenas por uma capacidade C_o é agora um filtro em π com $C_{of1} = C_{of2} = 1 \text{ mF}$ e $L_{of} = 100 \text{ mH}$, e foi considerada uma resistência interna de 5Ω para a fonte de tensão $V_{DD} = 3.3 \text{ V}$. No filtro de saída as capacidades C_{of1} e C_{of2} apresentam uma reactância infinita para a componente DC do sinal à entrada do filtro e baixa para as componentes AC. Por outro lado a indutância L_{of} apresenta reactância nula para a componente DC e uma reactância elevada para as componentes AC. Assim a capacidade C_{of1} filtra as componentes AC e deixa passar a componente DC para a indutância L_{of} que permite passar a componente DC e bloquear as componentes AC que não foram absorvidas por C_{of1} . As componentes AC do sinal que não foram bloqueadas pela indutância L_{of} deverão ser absorvidas pela capacidade C_{of2} deixando a componente DC fluir para a carga.

Seguindo a mesma abordagem que tem sido utilizada é feito um varrimento do *duty-cycle* do sinal de controlo dos comutadores, $V_{controlo}$, de modo a obter-se o máximo de potência na carga. É esperado que o valor DC da tensão V_o que garante potência máxima na carga seja o mesmo usando uma carga resistiva (R_{OUT}) ou uma fonte de tensão DC como carga (V_{DD}). Esta comparação é apresentada na figura 3.28.

Quando a carga é resistiva a tensão no nó V_o pode ter o valor desejado sendo o *Boost Converter* responsável por esse controlo e coloca em V_{OUT} o valor pretendido segundo a expressão 3.20b. Quando a carga é uma fonte de tensão DC isso já não acontece pois o valor em V_{OUT} é imposto pela fonte de tensão e o valor DC em V_o será sempre inferior a V_{OUT} . Como se observa na figura 3.28 até um valor de $P_{\text{útil}} \approx 70 \text{ mW}$ o valor de V_o que garante a entrega do máximo de potência à carga é igual independentemente de a carga ser resistiva ou um fonte V_{DD} , mas a partir desse nível de sinal na entrada o sistema com uma carga DC não acompanha o valor de V_o devido ao facto de no *Boost Converter* $V_{OUT} \geq V_o$. Para corrigir esta situação deveria-se substituir o *Boost*




Figura 3.28: Comparação do valor DC de V_o com carga resistiva ou carga DC.

Converter por um *Buck-Boost Converter* sendo que essa possibilidade será discutida mais à frente no capítulo 4.

Analisando os resultados resultantes do varrimento do *duty-cycle* no sistema com carga DC apresentados na figura 3.29 retiram-se as seguintes conclusões

- A potência do sinal à saída (figura 3.29a) apresenta uma degradação quando o nível do sinal na entrada $P_{\text{útil}}$ é aproximadamente superior a 70 mW, devendo-se ao facto de, como referido anteriormente, não ser possível obter V_o ótimo. Esta degradação está representada no gráfico como "Perdas" que é a diferença relativa entre a situação com carga resistiva e a situação com uma fonte DC na carga. Realçar que para $P_{\text{útil}} < 0.9 \text{ mW}$ as perdas são superiores a 100% pois a potência $P_{\text{OUT}} < 0 \text{ mW}$, isto significa que a fonte de tensão V_{DD} está a fornecer corrente ao sistema em vez de ser o sistema à fonte;
- O facto de $|\Gamma|^2$ ser praticamente igual em ambas as situações leva a que a potência à entrada do sistema P_{sys} seja também ela muito próxima em ambas as situações. Isso leva a um redução da eficiência do sistema para valores de $P_{\text{útil}}$ superiores a 70 mW que é o ponto a partir do qual existe uma diminuição da potência na carga;
- Na figura 3.29c está representada a impedância vista do porto 2 do circulador, Z_{sys} , em ambas as situações e novamente se verifica que até $P_{\text{útil}} \approx 70 \text{ mW}$ são semelhantes e a partir desse ponto as diferenças acentuam-se. Não é relevante mostrar a impedância de entrada pois como o circulador é ideal em ambas as situações têm-se $Z_{\text{in}} = 50 \Omega$ independentemente do nível de sinal;




Figura 3.29: Comparação de resultados utilizando uma carga resistiva ou uma fonte de tensão DC como carga.

- Por último na figura 3.29d é apresentada uma comparação do *duty-cycle* para garantir a potência máxima na carga. Desde já notar que na situação com uma fonte DC na carga para $P_{\text{útil}} > 70 \text{ mW}$ é equivalente a ter o comutador S1 sempre aberto e o comutador S2 sempre fechado, ou seja, é como se conectasse a saída do rectificador directamente à carga. A variação do *duty-cycle* na situação de carga DC é muito superior à da situação com carga resistiva sendo justificada através da análise dos limites máximo e mínimo do *duty-cycle*:

- **Situação com carga resistiva:** Manipulando a expressão 3.22a podemos escrever que $D = 1 - \sqrt{\frac{R_{IN}}{R_{OUT}}}$. O valor de $R_{OUT} = 330 \Omega$ é conhecido e para saber qual o valor de $D_{\min}$ e $D_{\max}$ é necessário saber o valor de $R_{IN_{\max}} = R_{o_{\max}} = 247 \Omega$ e de $R_{IN_{\min}} = R_{o_{\min}} = 197 \Omega$ respectivamente. Obtém-se que o *duty-cycle* varia entre $D_{\min} \approx 0.13$ e $D_{\max} \approx 0.23$;
- **Situação com fonte DC na carga:** Como foi dito anteriormente para valores de $P_{\text{útil}} > 70 \text{ mW}$ o ideal é ter o rectificador ligado à carga e isso corresponde a ter um *duty-cycle* igual a 0, e por isso $D_{\min} = 0$. O valor de $D_{\max}$ é obtido seguindo o mesmo princípio descrito na situação com carga resistiva mas recorrendo à expressão 3.20b e escrevendo $D = 1 - \frac{V_{IN}}{V_{OUT}}$. Para se obter o valor de $D_{\max}$ é preciso conhecer o valor de

$$V_{IN_{\min}} = V_{O_{\min}} = 0.162 \text{ V obtendo-se assim } D_{m\max} \approx 0.95.$$

Apesar de a utilização de uma carga resistiva não fazer qualquer sentido do ponto de vista de implementação pois seria recuperar energia que era dissipada numa resistência para depois a dissipar noutra resistência, em termos de análise do sistema de reciclagem de potência foi importante pois permitiu perceber quais as condições necessárias para se recuperar o máximo de potência como por exemplo, a necessidade de utilização de um *Buck-Boost Converter* que não seria possível de observar se o design partisse com a carga sendo uma fonte de tensão DC.

Capítulo 4

Introdução de não idealidades na rede de reciclagem de potência

No capítulo anterior foi apresentada uma possível solução para a rede de reciclagem de potência. Devido ao impacto que causa no design do sistema o díodo D1 foi o único componente real utilizado no sistema, enquanto que o circulador, os comutadores e os componentes como as capacidades e as bobines foram considerados ideais.

Como na prática não existem componentes ideais neste capítulo serão introduzidos os componentes não ideais no sistema de forma progressiva em semelhança com o que aconteceu no capítulo 3 onde os blocos que constituem a rede de reciclagem de potência foram analisados de forma progressiva.

No final será apresentado o sistema proposto para transmissão QAM com largura de banda de 250kHz e frequência de portadora igual a 250MHz com os componentes reais seleccionados.

4.1 Circulador não-ideal

Na selecção do circulador deve-se ter em conta vários parâmetros que o caracterizam. A mais importante é gama de frequência na qual o circulador opera que deve incluir a frequência do sinal à entrada e é o intervalo de frequências para o qual os fabricantes garantem que o circulador terá o desempenho apresentado na sua *datasheet*. À entrada do circulador irá estar o sinal modulado com a portadora à frequência de $f_{portadora} = 250\text{MHz}$.

Os restantes parâmetros são os já mencionados anteriormente, as perdas por inserção I_L devem ser o mais baixas possíveis de modo a que o nível do sinal que entra no porto 1 não seja degradado, o isolamento que mede a atenuação sofrida pelo sinal reflectido e define o quão bem os portos estão isolados uns dos outros e por último a relação de ondas estacionárias VSWR que permite definir a reflexão do sinal para o porto de origem.

O circulador utilizado foi o modelo UIYCC5656A250T2260SF da *UIY technology* que opera no intervalo de frequências de 250MHz a 260MHz e apresenta no mínimo 20dB de isolamento, VSWR no máximo de 1.25 e perdas por inserção no máximo de 0.4dB.




Figura 4.1: Caracterização do circulator.


Uma caracterização do circulator pode ser realizada recorrendo a um VNA (*Vector Network Analyzer*) e como no sistema proposto o circulator funciona como um isolador o porto 3 deve ser terminado com uma carga de 50Ω . A caracterização foi realizada nestas condições de modo a ser possível usar em simulação o modelo real do circulator.

Na figura 4.2 é apresentada a magnitude dos parâmetros S do circulator, actuando como isolador, resultantes da caracterização numa gama de frequências de 150 MHz a 250 MHz, a partir de agora designado apenas por isolador.


A tabela 4.1 exhibe os parâmetros S do isolador à frequência de 250 MHz e através destes valores podemos retirar os parâmetros que normalmente são utilizados para caracterizar o isolador

Tabela 4.1: Parâmetros S do isolador.


	$ S $	$\angle S (^{\circ})$
S_{11}	0.08	2.057
S_{12}	0.076	135.36
S_{21}	0.97	139.143
S_{22}	0.076	1.679




(a) S11 (dB)



(b) S12 (dB)



(c) S21 (dB)



(d) S22 (dB)

Figura 4.2: Resultados da caracterização do circulador - Magnitude dos parâmetros S

$$VSWR = \frac{1 + |S_{11}|}{1 - |S_{11}|} = \frac{1 + 0.08}{1 - 0.08} \approx 1.174 \quad (4.1a)$$

$$I_L = 10 \times \log_{10} \left(\frac{P_{\text{Transmitida}}}{P_{\text{Recebida}}} \right) = -20 \log_{10} |S_{21}| = -20 \log_{10}(0.97) \approx 0.265 \text{ dB} \quad (4.1b)$$

$$\text{Isolamento} = -20 \log_{10} |S_{12}| = -20 \log_{10}(0.076) \approx 22.384 \text{ dB} \quad (4.1c)$$

Também é possível, apesar que de uma forma aproximada, saber qual o valor de Z_{in} através da seguinte expressão

$$\begin{aligned} \Gamma &= S_{11} = \frac{Z_{in} - Z_0}{Z_{in} + Z_0} \\ \Leftrightarrow Z_{in} &= \left(\frac{1 + S_{11}}{1 - S_{11}} \right) \times Z_0 \approx 58.69 + j \times 0.34 (\Omega) \end{aligned} \quad (4.2)$$

Escrevendo o coeficiente de reflexão dos portos do isolador em função do VSWR podemos obter

a potência reflectida no porto 1

$$|\Gamma_{\text{Isolador}}| = \frac{VSWR_{\text{Isolador}} - 1}{VSWR_{\text{Isolador}} + 1} = |S_{11}|_{\text{Isolador}} \quad (4.3a)$$

$$P_{\text{reflectida_porto1}} = |\Gamma_{\text{Isolador}}|^2 \times P_{\text{útil}} \approx 0.0064 \times P_{\text{útil}} \quad (4.3b)$$

$$P_{in} = (1 - |\Gamma_{\text{Isolador}}|^2) \times P_{\text{útil}} \approx 0.9936 \times P_{\text{útil}} \quad (4.3c)$$

Em anexo na figura A.3 está o circuito de simulação em ADS da rede de reciclagem de potência com o modelo do isolador real. É importante referir que o isolador é representado por um bloco "SnP" que permite colocar o ficheiro dos parâmetros S obtidos na caracterização. Para ser possível a utilização do componente à frequência de 1MHz foi realizada uma normalização da frequência no ficheiro dos parâmetros S.




Figura 4.3: Resultados de simulação introduzindo o isolador real na rede de reciclagem de potência.

Após estas considerações são apresentados os resultados obtidos com o isolador caracterizado, sendo que os níveis de sinal na entrada que levavam a $P_{OUT} < 0\text{mW}$ foram retirados pois vão

contra o objectivo proposto de recuperar potência, retiram-se as seguintes conclusões

- A impedância de entrada varia com o nível do sinal de entrada e deve-se ao facto de o isolador não garantir um isolamento total entre os portos. Esta variação não é muito acentuada mantendo-se o valor de Z_{in} próximo do que foi previsto na equação 4.2;
- A potência de entrada também varia com o nível do sinal da entrada sendo reflexo da variação que existe na impedância de entrada e consequentemente do isolamento não perfeito entre os portos sendo esse problema mais notório para níveis de potência mais baixos tal como se têm verificado em todos os resultados até agora obtidos, quanto menor o nível de sinal na entrada maior a discrepância relativamente à situação nominal. A figura 4.3b apresenta uma comparação entre o valor obtido de P_{in} em simulação e através da expressão 4.3c verificando-se um erro inferior a 0.1 %;
- Na figura 4.3c estão representadas as potências P_{sys} utilizando o isolador real ou o isolador ideal. Anteriormente na situação com o circulador ideal apenas a desadaptação de Z_{sys} relativamente a 50Ω é que influenciava a potência P_{sys} , ou seja, as perdas existentes eram apenas devido à desadaptação. Na situação com o circulador real em análise existem as perdas devido à desadaptação de Z_{sys} mas também devido as perdas inseridas pelo isolador. Por isso na figura estão representadas as perdas relativas a $P_{\text{útil}}$ e não as perdas relativas entre P_{sys} com isolador ideal e com circulador real;
- A potência à saída P_{OUT} também diminuiu. Um resultado importante a retirar da figura 4.3d é o facto de se verificar que as perdas relativas à situação com o circulador ideal são bastante significativas para o valor de $P_{\text{útil}}$ mais baixo sendo expectável que a introdução de componentes que insiram perdas no sistema levem a que $P_{OUT} < 0\text{mW}$ para mais valores de $P_{\text{útil}}$.

Agora que foi introduzido o isolador real e é possível ter em conta as suas perdas deve ser analisada a possibilidade da utilização de um *Buck-Boost Converter*. Sabe-se através da figura 3.28 que com um isolador ideal apenas para potências superiores a aproximadamente 70mW é que se necessitava de ter um *Buck-Boost Converter* de modo a que se conseguisse obter o máximo de potência. Foi implementado o sistema com um *Buck Converter* para quantificar a vantagem da sua integração, ou seja, a análise é feita com um *Buck Converter* pois já se sabe o que se obtém com o *Boost Converter* e assim permite aferir a necessidade de implementar o *Buck-Boost Converter*. Na tabela 4.2 é apresentada uma comparação dos resultados obtidos com um *Buck Converter* ou com o *Boost Converter*.

Verifica-se agora que a utilização de um *Buck-Boost Converter* só faz sentido para valores de $P_{\text{útil}} > 96.1\text{mW}$ pois é a partir desse valor que o *Boost Converter* não é capaz de fazer com que o sistema coloque na saída o máximo de potência. Quando o isolador era um componente ideal esse limiar era de aproximadamente 70mW, que agora aumentou devido às perdas introduzidas pelo isolador real que leva a que o nível de sinal à entrada do rectificador $V_{\text{rectificador}}$ diminua e assim o valor da tensão V_O óptimo diminui relativamente à situação do isolador ideal.

Tabela 4.2: Comparação entre utilização de *Boost Converter* ou *Buck-Boost Converter* como conversor DC-DC.

$P_{\text{útil}}$ (mW)	$P_{\text{OUT_BUCK}}$ (mW)	$P_{\text{OUT_BOOST}}$ (mW)	Ganho absoluto = $P_{\text{OUT_BOOST}} - P_{\text{OUT_BUCK}}$ (mW)	Ganho relativo = $\frac{\text{Ganho absoluto}}{P_{\text{OUT_BOOST}}} (\%)$
67.6	52.015	53.132	1.117	2.102
72.9	56.841	57.528	0.687	1.194
78.4	61.711	62.096	0.385	0.620
84.1	66.823	66.839	0.216	0.323
90.0	71.574	71.706	0.123	0.184
96.1	76.632	76.620	-0.012	-0.016
102.4	81.833	81.568	-0.265	-0.325
108.9	87.218	86.55	-0.668	-0.772

Dos resultados da tabela é possível concluir que a utilização de um *Buck-Boost Converter* em vez de apenas o *Boost Converter* permitiria recuperar mais 0.668 mW, um valor residual que em termos relativos é inferior a 1 %. Poderíamos dizer que apesar de a vantagem ser pouca se deveria implementar o sistema com o *Buck-Boost Converter* mas, como foi dito na secção 3.3, a utilização deste tipo de conversor necessita de um controlo externo, por exemplo um microcontrolador, que têm um consumo de potência que facilmente é superior à potência que se recupera a mais quando se usa o *Buck-Boost Converter* em vez do *Boost Converter*, e além disso também aumentaria a complexidade do sistema. Por estes motivos, conclui-se que a utilização apenas do *Boost Converter* é a abordagem correcta a seguir.

4.2 Comutadores não-ideais

Nesta secção serão apresentadas algumas considerações a ter na selecção dos comutadores que compõe o *Boost Converter* da rede de reciclagem de potência e no final serão apresentados resultados com a integração dos comutadores seleccionados na rede de reciclagem de potência.

Os comutadores têm de operar à frequência de $f_{\text{switch}} = 1 \text{ MHz}$ pois as simulações realizadas têm sido para valores na entrada fixos, ou seja, para cada valor de $P_{\text{útil}}$ é realizado um varrimento do *duty-cycle* e assim o valor da frequência de comutação acaba por não ser muito importante. Na prática o sinal na entrada é um sinal de $f_{\text{sinai}} = 250 \text{ kHz}$ modulado à frequência de portadora $f_{\text{portadora}} = 250 \text{ MHz}$. A rede de reciclagem de potência até à entrada do *Boost-Converter* têm de operar à frequência de 250 MHz.

Como as alterações da amplitude do sinal ocorrem à frequência do sinal modulado, ou seja, a 250 kHz significa que a corrente no *choke*, I_{CHOKE} , varia à frequência de 250 kHz e por esse motivo o algoritmo de MPPT a implementar terá de ser capaz de acompanhar variações de 250 kHz. Assim os comutadores e consequentemente o algoritmo de MPPT devem operar à máxima frequência possível. Após análise de algumas formas de implementar os comutadores conclui-se que frequências de comutação acima de 1 MHz seriam complicadas de atingir. Por este motivo a frequência de comutação f_{switch} será de 1 MHz, 4 vezes superior à frequência de variação do sinal à entrada do *Boost Converter* o que é um valor aceitável.

Os comutadores S1 e S2 são implementados com um MOSFET do tipo N e do tipo P respectivamente como mostra a figura 4.4a. Como os transístores de canal N devem ter a fonte conectada




Figura 4.4: (a) Colocação de MOSFET no *Boost-Converter*; (b) Significado de tempos de ligar e desligar do MOSFET. Retirado de [62].

a uma tensão mais baixa do que a tensão no dreno, o transistor NMOS fica a implementar o comutador S1 pois assim garante-se que fica a fonte ligada à massa e no dreno a tensão será sempre superior a 0V. No caso de transistores do tipo P deve-se garantir que a fonte fica conectada a uma tensão superior à qual está conectado o dreno, e como se trata de um *Boost Converter* a fonte fica do lado da carga pois garante-se que a tensão na carga V_{O_FILTER} é superior à tensão de entrada V_O .

Na selecção dos MOSFETs existem vários pontos a ter em consideração que possam ter um impacto negativo no sistema, mas os dois principais são a frequência de comutação à qual vão conseguir operar que depende dos valores do tempo de ligar t_{on} e do tempo de desligar t_{off} , e também da resistência dreno-fonte quando o transistor está ligado $R_{DS(on)}$ pois quanto maior for este valor maior a dissipação de potência quando estão ligados.

Na figura 4.4b está representado o significado de cada um dos parâmetros que definem os tempos de comutação de um MOSFET.

$$t_{on} = t_{d(on)} + t_r \quad (4.4a)$$

$$t_{off} = t_{d(off)} + t_f \quad (4.4b)$$

Os tempos de ligar e desligar o MOSFET são dados pelas expressões 4.4a e 4.4b respectivamente. Nestas expressões podemos definir quatro parâmetros:

- Tempo de atraso na activação $t_{d(on)}$: Tempo entre a tensão V_{GS} atingir 10% do seu valor final e a tensão V_{DS} reduzir para 90% do seu valor inicial;
- Tempo de subida t_r : Tempo entre a tensão V_{DS} descer de 90% até 10% do seu valor inicial;
- Tempo de atraso na desactivação $t_{d(off)}$: Tempo entre a tensão V_{GS} diminuir até 90% do seu valor inicial e a tensão V_{DS} atingir 10% do seu valor final;
- Tempo de descida t_f : Tempo entre a tensão V_{DS} aumentar de 10% até 90% do seu valor final.

Tabela 4.3: Característica dos comutadores. Valores retirados das respectivas *datasheets*.

	NMOS	PMOS
$t_{d(on)}$ (ns)	1.7	5.8
t_r (ns)	1.2	6.5
t_{on} (ns)	2.9	12.3
$t_{d(off)}$ (ns)	4.8	13.5
t_f (ns)	3.6	13.5
t_{off} (ns)	8.4	17
C_{ISS_MAX} (pF)	40	155
$Q_{G(TOT)}$ (nC)	0.81	2.2
$ V_{TH_MAX} $ (V)	2.5	-1.2
$R_{DS(on)_MAX}$ (Ω)	3	0.5

A carga total na porta do transistor $Q_{G(TOT)}$ e capacidade de entrada C_{ISS} influenciam a velocidade de comutação [62] pois quanto maiores forem mais tempo se demora a carregar com o mesmo valor de corrente.

Tendo em consideração estes pontos e o facto de se querer uma resistência $R_{DS(on)}$ o mais baixa possível os MOSFETs escolhidos foram o modelo 2N7002E (NMOS) e NTJD4152P (PMOS) ambos da *ON Semiconductor*. Na tabela 4.3 são apresentadas as características de ambos os transístores. O tempo de ligar e desligar do NMOS é de 11.3 ns e no caso do PMOS 29.3 ns e representam $\approx 1.2\%$ e $\approx 3\%$ do período do sinal de controlo respectivamente concluindo que apresentam tempos de comutação aceitáveis para a frequência de comutação a utilizar.

Quando se pretende operar um MOSFET como um comutador este deve operar em duas regiões: a região de corte quando se pretende o comutador aberto ou na região linear, também conhecida por região ôhmica, quando o transistor opera como um comutador fechado devido a nesta região o transistor se assemelhar a uma resistência.

Podemos escrever as equações 4.5 para quando os transístores operam na região de corte e as equações 4.6 para quando operam na região linear .

$$\text{NMOS: } V_{GS_N} < V_{TH_N} \quad (4.5a)$$

$$\text{PMOS: } V_{SG_P} > |V_{TH_P}| \quad (4.5b)$$

$$\begin{aligned} \text{NMOS: } V_{GS_N} &> V_{TH_N} \\ V_{DS_N} &\leq V_{GS_N} - V_{TH_N} \end{aligned} \quad (4.6a)$$

$$\begin{aligned} \text{PMOS: } V_{SG_P} &> |V_{TH_P}| \\ V_{SD_P} &\leq V_{SG_P} - |V_{TH_P}| \end{aligned} \quad (4.6b)$$




Figura 4.5: Representação dos sinais de controlo dos comutadores. A vermelho sinal de controlo do comutador S1 e a azul do comutador S2.

O sinal de controlo terá dois níveis: V_{G_LOW} que leva o comutador S1 a estar aberto e o S2 fechado e V_{G_HIGH} que coloca S1 fechado e S2 aberto. Como a corrente máxima no *choke* é de 30mA verificamos que os valores máximos para a queda de tensão entre o dreno e a fonte são $V_{DS_N} = I_{CHOKE} \times R_{DS(on)_N} = 0.03 \times 3 = 0.09 \text{ V}$ e $V_{SD_P} = I_{CHOKE} \times R_{DS(on)_P} = 0.03 \times 0.5 = 0.015 \text{ V}$. Assim é possível retirar, através das expressões 4.5 e 4.6, dois limiares para os níveis do sinal de controlo dados pelas equações

$$\begin{aligned} V_{G_LOW} &< V_{S_P} - |V_{TH_P}| - V_{SD_P} \\ \Leftrightarrow V_{G_LOW} &< 3.3 - 1.2 - 0.015 = 2.085 \text{ V} \end{aligned} \quad (4.7a)$$

$$V_{G_HIGH} > V_{DS_N} + V_{TH_N} = 0.09 + 2.5 = 2.59 \text{ V} \quad (4.7b)$$

Após encontrados os limites definiu-se os níveis do sinal de controlo como sendo $V_{G_LOW} = 0 \text{ V}$ e $V_{G_HIGH} = 3.3 \text{ V}$.

Como os dois comutadores nunca devem estar ligados em simultâneo e ambos têm diferentes tempos de comutação serão necessários dois sinais de controlo distintos que podem ser representados como indicado na figura 4.5. Nesta representação $t_{on(N)}$ e $t_{off(N)}$ são os tempos de ligar e desligar do transistor de canal N respectivamente e para o transistor de canal P estão representados por $t_{on(P)}$ e $t_{off(P)}$. O tempo do *duty-cycle* de cada um dos sinais de controlo é representado por t_{D_NMOS} e t_{D_PMOS} , ou seja, correspondem ao valor do *duty-cycle* de cada um dos sinais a dividir pela frequência de comutação.

O parâmetro t_d representa o tempo de atraso que deve ser introduzido no sinal de controlo do NMOS de modo a garantir que quando o NMOS começa a ligar o PMOS já desligou e por isso o valor de t_d deve ser superior a $t_{off(P)}$. Assumindo que o sinal de controlo do NMOS têm um *duty-cycle* D_N que corresponde a $t_{D_NMOS} = \frac{D_N}{f_{switch}}$ podemos afirmar que o tempo durante o qual o




Figura 4.6: Esquemático de sistema proposto com MOSFETs como elementos de comutação.

o sinal de controlo do PMOS está em V_{G_HIGH} (comutador S2 aberto) deve ser superior à soma do tempo em que o NMOS está ligado (t_{D_NMOS}), o atraso que foi inserido no sinal de controlo do NMOS e o tempo do transistor NMOS desligar de modo a que quando PMOS fecha o NMOS já estar aberto. Resumindo isto em duas condições fica

$$t_d > t_{off(P)} \quad (4.8a)$$

$$t_{D_PMOS} > t_{P_PMOS} + t_d + t_{off(N)} \quad (4.8b)$$

De modo a permitir alguma margem $t_{off(N)}$ e $t_{off(P)}$ foram arredondados por excesso às dezenas e multiplicados por 2 relativamente aos valores fornecidos pelo fabricante. Assim sendo fica que o atraso introduzido no sinal de controlo do transistor de canal N deverá ser de 40 ns e o *duty cycle* do transistor de canal P deverá ser $D_P = D_N + \frac{60ns}{1\mu s} = D_N + 0.06$, sendo que o valor de D_N fica limitado a 0.93. Qualquer referência futura ao *duty-cycle* será referente ao *duty-cycle* do sinal de controlo do comutador S1 (NMOS) excepto se for indicado o contrário.

Na figura 4.6 esta representado o esquemático do sistema proposto com a inclusão dos comutadores reais.

Na figura 4.7a é apresentada a eficiência do *Boost Converter* com comutadores ideais e reais, sendo calculada pela seguinte expressão

$$\eta_{DC-DC} = \frac{P_{V_{OUT_FILTER}}}{P_{V_O}} \quad (4.9)$$

Observando essa mesma figura conclui-se que a eficiência com comutadores que eram aproximadamente ideais (tinham resistência $R_{ON} = 1\Omega$) se mantém acima de 95% para toda a gama de potências de entrada. Já com comutadores ideais a eficiência do conversor DC-DC vai aumentando à medida que o nível do sinal de entrada vai crescendo devendo-se ao facto de as perdas introduzidas pelo conversor relativamente ao nível de sinal se tornarem cada vez mais insignifi-




Figura 4.7: Resultados de simulação com a introdução dos comutadores reais.

cantes. Verifica-se uma eficiência superior a 90 % para uma gama de aproximadamente 100 mW. A potência à entrada do conversor DC-DC é igual independentemente dos comutadores serem ideais ou não pois o conversor é responsável por colocar em V_O o valor óptimo. Assim, com base na variação da eficiência do conversor é expectável que essa variação também seja sentida na potência de saída P_{OUT} devido à relação expressa por 4.9 que existe entre a eficiência do conversor e a potência de saída do mesmo. Tal confirma-se pela figura 4.7b onde se observa que as perdas relativamente à situação com comutadores ideais são máximas quando a eficiência do conversor é mínima, que corresponde à situação de perda máxima de eficiência quando comparado com a situação de comutadores ideais. Assim as perdas que existem ao nível de eficiência também existem na mesma proporção na potência de saída como se observa pelas figuras 4.7a e 4.7b.

4.3 Sistema proposto

Após introduzidas as não idealidades do isolador e dos comutadores fica a faltar a introdução das capacidades e das bobinas reais. Numa primeira fase será feito o escalamento do sistema para a frequência desejada de 250 MHz. De seguida serão apresentados os componentes escolhidos e o porquê da sua selecção. No final desta secção serão apresentados os resultados finais obtidos da simulação do sistema proposto com todos os componentes reais.

Até ao momento todo o sistema de reciclagem de potência foi analisado para a frequência de 1 MHz devido a facilidade com que depois é possível escalar o sistema para outras frequências como explicado inicialmente. Recorrendo às expressões 3.2 e 3.3 verifica-se que para manter a mesma reactância associada a uma capacidade ou uma bobine se a frequência aumentar 250 vezes o valor da capacidade e da bobine deve ser reduzido de um factor de 250.

Na tabela 4.4 está presente o valor que os componentes devem ter para a frequência de 250 MHz. Os valores das indutâncias L_{CHOKE} e L_{of} podem ter valores superiores aos mencionados na tabela para a frequência de 250 MHz visto que a sua função é deixar passar a componente DC do sinal e

Tabela 4.4: Comparação do valor dos componentes do sistema proposto para $f=1\text{MHz}$ e $f=250\text{MHz}$.

	$f = 1 \text{ MHz}$	$f = 250 \text{ MHz}$
C_{in}	$100 \mu\text{F}$	400 nF
$C_{S_{adapt}}$	47.745 nF	190.98 pF
L_{adapt}	756.701 nH	3.027 nH
$C_{L_{adapt}}$	112.103 nF	448.412 pF
L_1	$5.1 \mu\text{H}$	20.4 nH
C_1	5 nF	20 pF
L_{CHOKE}	100 mH	$400 \mu\text{H}$
C_{of1}	1 mF	$4 \mu\text{F}$
L_o	100 mH	$400 \mu\text{H}$
C_{of2}	1 mF	$4 \mu\text{F}$

bloquear as componentes AC. O mesmo se verifica para as capacidades do filtro de saída C_{of1} e C_{of2} que absorvem a componente AC.

Na secção 3.2 quando se analisou a capacidade de junção do díodo C_j verificou-se pela figura 3.3d que esta tem um valor aproximado de 3 pF à frequência de 250 MHz . Anteriormente a capacidade C_1 era muito superior à capacidade de junção do díodo de modo que a podíamos desprezar. Para 250 MHz isso já não se verifica pois a capacidade de junção C_j é da mesma ordem de grandeza que a capacidade C_1 pretendida, sendo que assim podemos fazer uso da capacidade de junção através do princípio da absorção, estando representado na figura 4.8 o circuito a analisar.




Figura 4.8: Princípio de absorção aplicado à capacidade de junção do díodo.

Este circuito corresponde ao que foi analisado inicialmente na secção 3.1, também com $R_S = 0 \Omega$, para compreender o comportamento do rectificador, mas aqui a capacidade de junção do díodo está em evidência de modo a explicar o novo valor a colocar em paralelo com o díodo. Enquanto que anteriormente deveria ser a capacidade C_1 a estar em ressonância com L_1 aqui deverá ser o paralelo de C_j com C_1 , ou seja, $C_r = C_j \parallel C_1 = C_j + C_1 = 20 \text{ pF}$, correspondendo ao princípio da absorção: usaremos a capacidade de junção do díodo para estar em ressonância com L_1 .

Como foi mencionado na selecção do díodo a utilizar a expressão utilizada para a capacidade




Figura 4.9: Circuito de adaptação e rectificador com componentes em paralelo.

de junção correspondia a uma aproximação. Por esse motivo foi realizado um varrimento da capacidade C_1 com precisão de 0.05 pF mantendo a indutância L_1 em ressonância com 20 pF que é o valor de C_r desejado.

Recordando a impedância de entrada do rectificador que se tinha inicialmente $Z_{rect} = 5.612 + j \times 4.723 \text{ } (\Omega)$, o valor de C_1 escolhido resultante do varrimento, de modo a minimizar a diferença relativamente à situação anterior, foi de $C_1 = 19.15 \text{ pF}$ que permite obter $Z_{rect} = 5.518 + j \times 4.755 \text{ } (\Omega)$, podendo-se concluir que nestas condições $C_j = 0.85 \text{ pF}$ pois $C_r = 20 \text{ pF}$, e que o valor de C_1 a colocar em paralelo com o díodo deverá ser de 19.15 pF. Também se verificou que a eficiência se mantém nos 90 % como acontece na situação em que a frequência é 1 MHz.

Para seleccionar os componentes a utilizar foi tido em conta vários parâmetros como o valor que apresentam à frequência desejada, a frequência de auto ressonância e o factor de qualidade.

$$Q_L = \frac{X_L}{R_s} \quad (4.10a)$$

$$Q_C = \frac{X_C}{R_s} \quad (4.10b)$$

As expressões 4.10a e 4.10b representam o factor de qualidade das bobines e dos condensadores onde R_s é a resistência em série de cada um dos componentes. De modo a evitar a dissipação de energia em R_s deve-se procurar componentes em que essa resistência é o mais baixa possível, correspondendo a um factor de qualidade elevado o que torna esse parâmetro bastante importante na selecção dos componentes.

Devido à elevada precisão que se deve ter no valor dos componentes que constituem a rede de adaptação de impedâncias e o rectificador foi necessário em algumas situações utilizar componentes em paralelo que permitissem obter o valor desejado, tendo sido simulados isoladamente os componentes em paralelo para se perceber se continuavam a cumprir os requisitos. Na figura 4.9 é apresentado o bloco de adaptação de impedâncias e o rectificador tendo em conta esta necessidade de utilizar mais que um componente para obter, por exemplo, o valor de C_1 desejado. Devido às alterações na rede de adaptação de impedância e do rectificador na figura 4.10 é apresentado o esquemático do sistema proposto nesta dissertação.

Tabela 4.5: Componentes utilizados no sistema proposto.

Componente do sistema	Valor	Referência	Fabricante
Circulador	—	UIYCC5656A250T2260SF	UIY Technology
C_{in}	390 μ F	G CJ21BL81E394KA01L	Murata
$C_{sadapt1}$	2 pF	GJM1555C1H2R0BB01D	Murata
$C_{sadapt2}$	47 pF	GJM1555C1H470FB01D	Murata
L_{adapt1}	20 nH	LQW2BAN20NG00L	Murata
L_{adapt2}			
CL_{adapt1}	68 pF	GCM1555C1H680JA16J	Murata
CL_{adapt2}			
CL_{adapt3}	7.3 pF	GJM1555C1H7R3BB01D	Murata
L_{1m}	39 nH	LQW2UAS39NF00L	Murata
L_{1n}			
D1	—	NSR01F30MX	ON Semiconductor
C_{1m}	18 pF	GJM0225C1C180GB01L	Murata
C_{1n}	1 pF	GJM0335C1E1R0CB01D	Murata
L_{CHOKE}	500 μ H	#B953AS-561M=P3	Murata
S1	—	2N7002E	ON Semiconductor
S2	—	NTJD4152PT1G	ON Semiconductor
C_{of1}	10 μ F	GRM155R60J156ME05D	Murata
C_{Cof2}			
L_f	1 mH	MSS1583-105KED	Coilcraft




Figura 4.11: Resultados da simulação da rede de reciclagem proposta com todos os componentes reais.

Dos resultados obtidos verifica-se que no melhor caso a rede de reciclagem vai permitir recuperar 66.16mW enquanto que no pior caso recupera apenas 0.159mW como se pode ver na figura 4.11a. Apesar de no pior caso a potência recuperada ser muito pouca sempre é melhor que a situação sem rede de reciclagem de potência onde não se recupera nada. Na mesma figura estão representadas as perdas absolutas devido à introdução dos componentes reais no sistema sendo

bastante notável o decréscimo da potência que é possível recuperar (≈ 25 mW).

A impedância de entrada do sistema, Z_{in} apresenta uma variação relativamente pequena para toda a gama de potências de entrada como é possível analisar pela figura 4.11b devido à introdução do isolador pois verificou-se, por exemplo na figura 3.23d, que sem o isolador a variação de Z_{in} com o nível de sinal era muito mais acentuada. Esta redução na variação de Z_{in} leva a que uma possível adaptação a colocar entre a saída do combinador do transmissor e o isolador seja mais fácil de realizar. Como $Z_{in} \neq 50\Omega$ não vai haver um isolamento perfeito entre os amplificadores que constituem o transmissor cartesiano-polar levando a uma degradação da linearidade do mesmo.

De modo a perceber qual o bloco que mais degrada a quantidade de potência recuperada podemos realizar uma análise da eficiência de cada um desses blocos e assim perceber se existe um ou mais que são críticos ou se a eficiência de cada um deles é semelhante e nesse caso não é possível afirmar que existe um bloco que degrada o desempenho do sistema mais do que os outros blocos. Para fazer essa análise temos por base o diagrama de blocos da figura 4.12




Figura 4.12: Diagrama de blocos para análise da eficiência do sistema.

onde η_{isol} é a eficiência do isolador e da desadaptação existente entre a impedância característica do isolador e Z_{sys} , η_{match} a eficiência da rede de adaptação de impedância, η_{rect} a eficiência do rectificador, η_{boost} a eficiência do *Boost Converter* e η_{of} a eficiência do filtro de saída. Podemos também definir a eficiência global da rede de reciclagem de potência, η_{RF-DC} .

$$\eta_{isol} = \frac{P_{sys}}{P_{in}} \quad (4.11a)$$

$$\eta_{match} = \frac{P_{rect}}{P_{sys}} \quad (4.11b)$$

$$\eta_{rect} = \frac{P_O}{P_{rect}} \quad (4.11c)$$

$$\eta_{boost} = \frac{P_{O_FILTER}}{P_O} \quad (4.11d)$$

$$\eta_{of} = \frac{P_{OUT}}{P_{O_FILTER}} \quad (4.11e)$$

$$\begin{aligned} \eta_{RF-DC} &= \frac{P_{sys}}{P_{in}} \times \frac{P_{rect}}{P_{sys}} \times \frac{P_O}{P_{rect}} \times \frac{P_{O_FILTER}}{P_O} \times \frac{P_{OUT}}{P_{O_FILTER}} \\ &= \eta_{isol} \times \eta_{match} \times \eta_{rect} \times \eta_{boost} \times \eta_{of} = \frac{P_{OUT}}{P_{in}} \end{aligned} \quad (4.11f)$$





Figura 4.13: Eficiência dos vários blocos do sistema proposto.

Pela análise da figura 4.13 podemos afirmar que na grande maioria dos casos é o rectificador que apresenta uma eficiência menor quando comparado com os outros componentes, mas a rede de adaptação de impedância também apresenta perdas significativas quando comparado com a eficiência do isolador e do filtro de saída. Quanto à eficiência do *Boost Converter* verifica-se que para valores de entrada inferiores a 20 mW o seu impacto no sistema começa a ser significativo chegando mesmo a apresentar uma eficiência inferior à do rectificador.

Na figura 4.14a é apresentada a eficiência global da rede de reciclagem de potência (η_{RF-DC}) obtendo-se um valor máximo de eficiência igual a $\approx 61.23\%$ para $P_{\text{útil}}=102.4\text{ mW}$ e acima de 50% numa gama de aproximadamente 90 mW (de 16.9 mW a 108.9 mW), que corresponde a uma gama de 12.28 dBm a 20.37 dBm.

Após a análise da eficiência da rede de reciclagem de potência é necessário compreender qual o impacto que esta terá na eficiência do transmissor cartesiano-polar podendo recorrer-se à expressão 2.13 que assume a eficiência dos amplificadores e do combinador do transmissor como sendo 100%.

Da figura 4.14b conclui-se que a introdução da rede de reciclagem de potência no transmissor cartesiano-polar permite aumentar a eficiência deste no máximo em 22.06% e resulta numa



(a) Eficiência global do sistema proposto - η_{RF-DC} . (b) Eficiência global do transmissor cartesiano-polar.

Figura 4.14: Comparação de eficiências da rede de reciclagem proposta com todos os componentes reais.

melhoria superior a 20% na eficiência do transmissor na gama de 40 mW (16 dBm) a 108.9 mW (20.37 dBm).

4.4 Rastreamento da potência máxima entregue à carga

Os resultados até agora obtidos resultaram de um varrimento do *duty-cycle* realizado manualmente em simulação. Obviamente na prática tal não é realizável e deve existir um circuito de realimentação que permita controlar o *duty-cycle* dos sinais de controlo do conversor DC-DC, sendo que este circuito de realimentação não foi testado juntamente com a rede de reciclagem de potência devido à dificuldade de integração deste sistema no ambiente de simulação necessário para a rede de reciclagem de potência.

Nesta secção serão abordadas duas técnicas possíveis para o sistema de realimentação tendo sido ambas simuladas em *Simulink*. Ambas as abordagens são referentes ao conceito de MPPT (*Maximum Power Point Tracking*) bastante utilizado em painéis fotovoltaicos [63, 64], existindo várias técnicas possíveis como apresentado em [65].

No diagrama de blocos da figura 4.15a é apresentado o circuito comum a projectar quando se aplica a painéis fotovoltaicos. Tipicamente é utilizado um *Boost Converter* como conversor DC-DC e medindo a tensão e a corrente aos terminais do painel é possível, através do *duty-cycle* do sinal de controlo do conversor, obter o valor de V_{PV} desejado que garante a potência máxima no painel. Também é possível realizar a realimentação medindo a corrente na carga pois também corresponde à situação de máxima potência.

Na rede de reciclagem de potência o conceito é semelhante mas o que se pretende é obter a corrente máxima na carga I_{OUT} em função do *duty-cycle* visto que corresponde à situação de potência máxima na carga, e em vez de a entrada do conversor DC-DC ser um painel fotovoltaico é a saída do rectificador. Devido a estas semelhanças serão testados dois sistemas de realimentação




Figura 4.15: Conceito de MPPT:(a) e (b) Aplicado em painéis fotovoltaicos; (c) e (d) Aplicado à rede de reciclagem de potência.

com painéis fotovoltaicos pois permite perceber se serão opções válidas para implementar na rede de reciclagem de potência.

Na figura 4.15c está um diagrama de blocos que representa a realimentação integrada na rede de reciclagem de potência que consiste na monitorização da corrente I_{OUT} e através desta o algoritmo de MPPT a implementar será capaz de gerar um *duty-cycle* que permite maximizar esta corrente e consequentemente a potência máxima entregue à carga, P_{OUT} .

Independentemente do algoritmo a utilizar é claro que será necessário fazer medições da corrente de saída I_{OUT} . Assim é necessária uma solução que o permita fazer sem afectar significativamente a rede de reciclagem de potência. Na figura 4.16 é apresentada a solução proposta que consiste na colocação de uma resistência de *sensig* $R_{sense}=1\ \Omega$ que causa uma queda de tensão aos seus terminais e de seguida essa queda de tensão é amplificada por um amplificador de *sensing* e enviado para o algoritmo de MPPT que interpretará os dados.

Como na rede de reciclagem de potência proposta a corrente máxima que existe na carga é de aproximadamente 30mA sugere-se a utilização do amplificador de *sensing* INA290A3IDCKT da *Texas Instruments* que apresenta um ganho de 100 V/V colocando assim a tensão à entrada do sistema de realimentação numa gama de 0V a 3V permitindo, caso seja utilizado um microcontrolador para realizar a realimentação, que a gama à entrada do conversor analógico-digital (ADC) seja praticamente total (se alimentado a $V_{DD} = 3.3\text{ V}$) permitindo obter uma maior resolução na conversão de analógico para digital.

Existem vários algoritmos de MPPT possíveis sendo um dos mais comuns o *P&O* (Pertubar




Figura 4.16: Solução proposta para obter a corrente I_{OUT} .

e Observar) [66], que será o demonstrado. Este tipo de algoritmo é bastante interessante pois é introduzida uma perturbação no sistema (variação do *duty-cycle*) e interpreta essa perturbação pelo comportamento de I_{OUT} e depois calcula o novo valor do *duty-cycle* tendo em conta a variação da corrente I_{OUT} .

É necessário definir dois parâmetros que são a variação da corrente de saída e do *duty-cycle* dados pelas expressões 4.12a e 4.12b respectivamente.

$$\Delta I = I[k] - I[k-1] \quad (4.12a)$$

$$\Delta D = D[k] - D[k-1] \quad (4.12b)$$

Analisando a figura 4.15d podemos definir quatro situações distintas:

- Se $\Delta I > 0$
 - E $\Delta D > 0$, estamos perante a situação 1 e o valor de *duty-cycle* deve aumentar até chegar ao ponto de MPPT;
 - E $\Delta D < 0$, estamos perante a situação 2 e o valor de *duty-cycle* deve diminuir até chegar ao ponto de MPPT;
- Se $\Delta I < 0$

- E $\Delta D > 0$, estamos perante a situação 4 e o valor de *duty-cycle* deve diminuir até chegar ao ponto de MPPT;
- E $\Delta D < 0$, estamos perante a situação 3 e o valor de *duty-cycle* deve aumentar até chegar ao ponto de MPPT;
- Se $\Delta I = 0$ estamos no ponto de MPPT e não deve ser realizada nenhuma alteração no *duty-cycle* pois atingiu-se o ponto desejado.

podendo resumir-se ao fluxograma da figura 4.17.




Figura 4.17: Fluxograma do algoritmo P&O a testar.

É importante referir que quando o produto $\Delta I \times \Delta D > 0$ o *duty-cycle* deve aumentar e quando $\Delta I \times \Delta D < 0$ o *duty-cycle* deve diminuir.

Nas simulações do *Simulink* o modelo do painel fotovoltaico utilizado é *1Soltech 1STH-215-P* disponibilizado por *NREL System Advisor Model* estando a característica deste painel para vários níveis de irradiância solar presente na figura 4.18

Para o design do *Boost Converter* a utilizar, que é semelhante ao da figura 3.14d, deve-se ter em conta a tensão V_{PV} que leva ao máximo de potência que está entre 25 V e 35 V, o máximo de potência $P_{\text{máx}} \approx 210 \text{ W}$, a tensão de saída V_{OUT} que definimos como 60 V, o valor de *ripple* para a corrente $\Delta I_{\text{ripple}} = 2\%$, o valor de *ripple* para a tensão $\Delta V_{\text{ripple}} = 1\%$ e também a frequência de




Figura 4.18: Característica do painel fotovoltaico a usar em simulação.

comutação $f_{switch} = 5 \text{ kHz}$. Recorrendo às expressões 4.13 obtemos o valor dos componentes do *Boost Converter*.

$$D_{\text{máx}} = 1 - \frac{V_{PV_{\text{min}}}}{V_{OUT}} = 1 - \frac{25}{60} \approx 0.583 \quad (4.13a)$$

$$R_{OUT} = \frac{V_{OUT}^2}{P_{\text{máx}}} = \frac{60^2}{210} \approx 17 \Omega \quad (4.13b)$$

$$L_{\text{Boost}} = \frac{V_{PV_{\text{min}}} \times D_{\text{máx}}}{f_{switch} \times \Delta I_{PV}} = \frac{25 \times 0.583}{5000 \times 0.168} \approx 17.35 \text{ mH} \quad (4.13c)$$

$$C_O = \frac{I_{OUT} \times D_{\text{máx}}}{f_{switch} \times \Delta V_{OUT}} = \frac{3.5 \times 0.583}{5000 \times 0.6} \approx 0.68 \text{ mF} \quad (4.13d)$$

Após o design do *Boost Converter* é possível a simulação do algoritmo de rastreamento do máximo de potência na carga proposto no diagrama 4.17. A primeira técnica a abordar parte do princípio que a implementação do algoritmo de MPPT será realizada recorrendo a um controlador externo como por exemplo um microcontrolador, sendo que no *Simulink* utiliza-se o bloco




Figura 4.19: Circuito de simulação em *Simulink* de MPPT recorrendo a um controlador externo.

MATLAB Function que permite executar o código do algoritmo que seria utilizado num micro-controlador. Na figura 4.19 está presente o circuito de simulação desta técnica e, em anexo, na lista B.1 o código que implementa o algoritmo *P&O* que deve ser colocado no bloco *MATLAB Function*.




Figura 4.20: Resultados de simulação de MPPT com recurso controlador externo.

Pela análise dos resultados da figura 4.20 verifica-se que este algoritmo permite realizar o rastreamento da potência máxima apesar de que, quando as variações do sinal à entrada são mais acentuadas o algoritmo demorar algum tempo a encontrar o ponto óptimo.

A segunda técnica que se irá analisar, é apresentada em [67], e têm a vantagem de não necessitar de recorrer a um controlador externo. Na figura 4.21 é apresentado o esquemático que permite implementar e compreender como funciona esta abordagem.




Figura 4.21: Esquemático da solução proposta em [67] para MPPT. Adaptado de [67]

Assume-se que os elementos lógicos têm dois níveis que são -1 e +1. Como se sabe o ponto de máxima potência acontece quando $\frac{dI_{OUT}}{dD} = 0$ e se dividirmos em duas fracções temos $\frac{dI_{OUT}}{dt} \times \frac{dt}{dD} = 0$. O importante destas duas parcelas é o seu sinal pois permite concluir em qual das 4 situações possíveis o algoritmo de MPPT se encontra. O sinal à saída do integrador, que é um valor acumulado, quando comparado com uma onda triangular gera um sinal de controlo com um determinado *duty-cycle* e a saída do *flip-flop* que têm o valor de -1 ou +1 é que define se o *duty-cycle* aumenta ou diminui podendo afirmar-se que é a saída do *flip-flop* que indica se a variação do *duty-cycle* é positiva ou negativa, ou seja, o sinal de $\frac{dD}{dt}$. Se multiplicarmos essa variação pela derivada da corrente de saída I_{OUT} obtemos o sinal de $\frac{dI_{OUT}}{dD}$ que permite definir o sentido da próxima variação do *duty-cycle*.

Para exemplificar este conceito vamos assumir a situação 1 da figura 4.15d e assumir que no ciclo anterior a variação do *duty-cycle* foi positiva. Assim a saída do multiplicador é +1 pois $\frac{dI_{OUT}}{dt}$ e $\frac{dD}{dt}$ têm sinal positivo, levando a que à saída do comparador esteja +1 e por consequência a saída do *flip-flop* é +1 e o valor acumulado à saída do integrador aumenta, aumentando o *duty-cycle* como pretendido. Por outro lado se olharmos para a situação 2 da mesma figura no ciclo anterior o valor à saída do *flip flop* era -1, multiplicando isso pela variação positiva da corrente de saída leva a que à entrada e saída do comparador esteja o valor lógico -1 e assim a nova saída do *flip flop* será




Figura 4.22: Circuito de simulação em *Simulink* de MPPT sem recorrer a um controlador externo.

-1 levando a uma diminuição do valor acumulado à saída do integrador e consequentemente uma diminuição do *duty-cycle* do sinal de controlo, tal como pretendido. Com esta abordagem nunca se irá conseguir estar mesmo no ponto óptimo mas sim sempre em torno deste visto que a situação de $\frac{dI_{OUT}}{dt} = 0$ não existe.

Essa abordagem também foi simulada no *Simulink*, e o circuito de simulação está representado na figura 4.22, e os resultados obtidos apresentam-se na figura 4.23 concluindo-se que esta abordagem apresenta um desempenho inferior à abordagem com um controlador externo sobretudo numa fase inicial em que demora algum tempo a obter o ponto óptimo, mas após isso apresenta resultados bastante satisfatórios sendo capaz de rastrear o ponto de potência máxima.

Após a análise destas duas abordagens podemos afirmar que será possível a implementação do sistema de realimentação da rede de reciclagem de potência recorrendo a um algoritmo deste tipo. Caso se pretenda melhorar o tempo de resposta do sistema de realimentação podem ser estudados alguns algoritmos de MPPT, como por exemplo o de [68] em que o incremento do *duty-cycle* no algoritmo P&O é variável.




Figura 4.23: Resultados de simulação de MPPT sem recurso a controlador externo.

Capítulo 5

Conclusões e Trabalho Futuro

Nesta dissertação foi desenvolvida uma rede de reciclagem de potência para integrar num transmissor cartesiano-polar com sinal QAM de largura de banda igual a 250kHz e frequência da portadora igual a 250MHz. A integração da rede de reciclagem de potência permite aumentar a eficiência do transmissor que está limitada a 50 %. Uma condicionante era a não degradação do isolamento entre os amplificadores que constituem o transmissor, tendo sido introduzido um isolador entre a porta diferença do combinador e a rede de reciclagem de potência.

Além do isolador, uma rede de adaptação de impedância, um rectificador, um conversor DC-DC e um filtro compõe a rede de reciclagem de potência. A introdução de um sistema de realimentação permite que a rede de reciclagem de potência recupere sempre o máximo de energia possível. Esta abordagem adaptativa permite que este sistema proposto possa ser abordada em outros trabalhos. Algumas possibilidades para implementação do sistema de realimentação foram propostas.

Inicialmente uma análise do sistema proposto foi realizada à frequência de 1 MHz que permite realizar, facilmente, um escalamento para outras frequências, e com componentes ideais.

A simulação do sistema proposto permitiu concluir que a impedância de entrada varia entre $Z_{in} = 56.83 + j \times 0.38 (\Omega)$ e $Z_{in} = 58.99 - j \times 0.71 (\Omega)$ sendo uma variação bastante pequena que poderá ser compensada caso o impacto no isolamento entre os amplificadores seja significativo.

Também se verificou que no máximo é possível recuperar 66.16mW dos 108.9mW disponíveis. A rede de reciclagem de potência opera numa gama de potência de entrada de 4dBm a 20.37dBm e uma eficiência superior a 50 % foi obtida na gama de 12.28dBm a 20.4dBm sendo o valor máximo de 61.23 % @ 20.1dBm.

A introdução da rede de reciclagem de potência no transmissor cartesiano-polar permite aumentar a eficiência do mesmo no máximo em 22.06 %. Um aumento de eficiência de 20 % (passando de 50 % para 70 %) é conseguido na gama de 16dBm a 20.4dBm.

5.1 Satisfação dos Objectivos

O principal objectivo desta dissertação, que é o estudo e o desenvolvimento de uma rede de reciclagem de potência, foi conseguido. Soluções para a implementação do sistema de realimen-

tação também foram propostas.

A implementação em PCB com a integração do sistema de realimentação na rede de reciclagem de potência era desejável, assim como num momento seguinte testar todo o sistema com o transmissor cartesiano-polar desenvolvido em [1], mas não foi conseguido.

5.2 Trabalho Futuro

Num trabalho futuro o principal objectivo seria a implementação de todo o sistema proposto em PCB e efectuar testes do mesmo de modo a validar os resultados obtidos em simulação. Também seria interessante uma análise da degradação do isolamento entre os amplificadores de modo a aferir a necessidade de colocar uma adaptação de impedância entre a saída diferença do combinador e o porto 1 do isolador de modo a permitir que o combinador na sua porta diferença vi-se sempre uma impedância de $\approx 50 \Omega$.

O desenvolvimento de um algoritmo de MPPT que seja mais rápido a atingir o ponto óptimo também é desejável.

Por último, uma solução interessante seria recuperar a energia que é dissipada na resistência R_{isol} do circulador resultante da desadaptação entre Z_{sys} e a impedância característica do circulador. Isto poderá ser feito colocando também uma rede de reciclagem de potência como a proposta no porto 3 do circulador.

Anexo A

Circuitos de simulação em ADS.




Figura A.1: Circuito de simulação com comutadores "ideais" para obter P_{OUT} máximo.




Figura A.3: Circuito de simulação com isolador real e comutadores "ideais" para obter P_{OUT} máximo.




Figura A.4: Circuito de simulação com isolador e comutadores reais para obter P_{OUT} máximo.




Figura A.5: Circuito de simulação com todos os componentes reais em ADS.

Anexo B

Algoritmo de MPPT em *Simulink*.

Listing B.1: Código do algoritmo P&O

```
function D = MPPT(d1,I)

persistent D_ant I_ant;

duty_min = 0.01; % Valor minimo de duty-cycle
duty_max = 0.99; % Valor maximo de duty-cycle

% Inicializacao
if isempty(D_ant)
    D_ant = 0.5;
    I_ant = 0;
end

% Valor a incrementar ou decrementar no valor do duty-cycle
Dinc = 125e-6;

% Calculo de deltaD = D[k] - D[k-1]
deltaD = d1 - D_ant;
% Calculo de deltaI = I[k] - I[k-1]
deltaI = I-I_ant;

% Decisao de aumentar ou diminuir o duty-cycle
if deltaI ~= 0
    if deltaI < 0
        if deltaD > 0
            D = d1 - Dinc;
```

```

        else
            D = d1 + Dinc;
        end
    else
        if deltaD>0
            D = d1 + Dinc;
        else
            D = d1 - Dinc;
        end
    end
end
else D = d1;
end

% Garantir que duty-cycle esta dentro dos limites
if D>duty_max
    D=duty_max;
else if D<duty_min
    D=duty_min;
end
end

% Atualizacao das variaveis em [k-1]
D_ant = d1;
I_ant = I;

```

Referências

- [1] Cândido Duarte. *High-Efficiency Linear Transmitters for Mobile Communication Systems*. Tese de doutoramento, Faculdade de Engenharia da Universidade do Porto, 2014.
- [2] H. Chireix. High power outphasing modulation. Em *Proceedings of the Institute of Radio Engineers*, volume 23, páginas 1370–1392, 1935.
- [3] D. Cox. Linear Amplification with Nonlinear Components. *IEEE Transactions on Communications*, 22(12):1942–1945, 1974.
- [4] Xuejun Zhang, L. E. Larson, P. M. Asbeck, e R. A. Langridge. Analysis of power recycling techniques for RF and microwave outphasing power amplifiers. *IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing*, 49(5):312–320, 2002.
- [5] C. P. Conradi, R. H. Johnston, e J. G. McRory. Evaluation of a lossless combiner in a LINC transmitter. Em *Engineering Solutions for the Next Millennium. 1999 IEEE Canadian Conference on Electrical and Computer Engineering (Cat. No.99TH8411)*, volume 1, páginas 105–110, 1999.
- [6] P. A. Godoy, D. J. Perreault, e J. L. Dawson. Outphasing energy recovery amplifier with resistance compression for improved efficiency. *IEEE Transactions on Microwave Theory and Techniques*, 57(12):2895–2906, 2009.
- [7] R. Langridge, T. Thornton, P. M. Asbeck, e L. E. Larson. A power re-use technique for improved efficiency of outphasing microwave power amplifiers. *IEEE Transactions on Microwave Theory and Techniques*, 47(8):1467–1470, 1999.
- [8] Y. Han, O. Leitemann, D. A. Jackson, J. M. Rivas, e D. J. Perreault. Resistance compression networks for radio-frequency power conversion. *IEEE Transactions on Power Electronics*, 22(1):41–53, 2007.
- [9] J. Xu e D. S. Ricketts. An Efficient, Watt-Level Microwave Rectifier Using an Impedance Compression Network (ICN) With Applications in Outphasing Energy Recovery Systems. *IEEE Microwave and Wireless Components Letters*, 23(10):542–544, 2013.
- [10] J. Xu, W. Tai, e D. S. Ricketts. A transmission line based resistance compression network (TRCN) for microwave applications. Em *2013 IEEE MTT-S International Microwave Symposium Digest (MTT)*, páginas 1–3, 2013.
- [11] T. W. Barton, J. M. Gordonson, e D. J. Perreault. Transmission line resistance compression networks and applications to wireless power transfer. *IEEE Journal of Emerging and Selected Topics in Power Electronics*, 3(1):252–260, 2015.

- [12] K. Niotaki, A. Georgiadis, A. Collado, e J. S. Vardakas. Dual-band resistance compression networks for improved rectifier performance. *IEEE Transactions on Microwave Theory and Techniques*, 62(12):3512–3521, 2014.
- [13] Q. W. Lin e X. Y. Zhang. Differential rectifier using resistance compression network for improving efficiency over extended input power range. *IEEE Transactions on Microwave Theory and Techniques*, 64(9):2943–2954, 2016.
- [14] N. O. Sokal e A. D. Sokal. Class E-A new class of high-efficiency tuned single-ended switching power amplifiers. *IEEE Journal of Solid-State Circuits*, 10(3):168–176, 1975.
- [15] M. K. Kazimierczuk, B. Tomescu, e A. Ivascu. Class E resonant rectifier with a series capacitor. *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, 41(12):885–890, 1994.
- [16] T. Reveyrand, I. Ramos, e Z. Popovic. Time-reversal duality of high-efficiency RF power amplifiers. *Electronics Letters*, 48(25):6–7, 2012.
- [17] M. N. Ruiz, D. Vegas, J. R. Pérez-Cisneros, e J. A. García. GaN HEMT class-E rectifier for DC+AC power recovery. Em *2017 IEEE MTT-S International Microwave Symposium (IMS)*, páginas 318–321, 2017.
- [18] D. Wang e R. Negra. A 2.3GHz single-ended energy recovery rectifier with stepped-impedance resonator for improved efficiency of outphasing amplifier. Em *2013 European Microwave Conference*, páginas 920–923, 2013.
- [19] M. Roberg, T. Reveyrand, I. Ramos, E. A. Falkenstein, e Z. Popovic. High-efficiency harmonically terminated diode and transistor rectifiers. *IEEE Transactions on Microwave Theory and Techniques*, 60(12):4043–4052, 2012.
- [20] S. Ladan e K. Wu. Nonlinear Modeling and Harmonic Recycling of Millimeter-Wave Rectifier Circuit. *IEEE Transactions on Microwave Theory and Techniques*, 63(3):937–944, 2015.
- [21] H. Sun, Z. Zhong, e Y. Guo. An Adaptive Reconfigurable Rectifier for Wireless Power Transmission. *IEEE Microwave and Wireless Components Letters*, 23(9):492–494, 2013.
- [22] Xiu Yin Zhang e Quan-Wei Lin. High-efficiency rectifier with extended input power range based on two parallel sub-rectifying circuits. Em *2015 IEEE International Wireless Symposium (IWS 2015)*, páginas 1–4, 2015.
- [23] Z. Du e X. Y. Zhang. High-Efficiency Microwave Rectifier With Less Sensitivity to Input Power Variation. *IEEE Microwave and Wireless Components Letters*, 27(11):1001–1003, 2017.
- [24] C. Li e T. Lee. 2.4-GHz High-Efficiency Adaptive Power. *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, 22(2):434–438, 2014.
- [25] Y. Y. Xiao, Z. Du, e X. Y. Zhang. High-Efficiency Rectifier With Wide Input Power Range Based on Power Recycling. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 65(6):744–748, 2018.
- [26] M. H. Ouda, W. Khalil, e K. N. Salama. Self-Biased Differential Rectifier With Enhanced Dynamic Range for Wireless Powering. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 64(5):515–519, 2017.

- [27] Y. Huang, N. Shinohara, e T. Mitani. A Constant Efficiency of Rectifying Circuit in an Extremely Wide Load Range. *IEEE Transactions on Microwave Theory and Techniques*, 62(4):986–993, 2014.
- [28] X. Y. Zhang, Z. Du, e Q. Xue. High-Efficiency Broadband Rectifier With Wide Ranges of Input Power and Output Load Based on Branch-Line Coupler. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 64(3):731–739, 2017.
- [29] S. H. Abdelhaleem, P. S. Gudem, e L. E. Larson. An RF–DC Converter with Wide-Dynamic-Range Input Matching for Power Recovery Applications. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 60(6):336–340, 2013.
- [30] Z. Liu, Z. Zhong, e Y. Guo. Enhanced Dual-Band Ambient RF Energy Harvesting With Ultra-Wide Power Range. *IEEE Microwave and Wireless Components Letters*, 25(9):630–632, 2015.
- [31] I. R. H. Yaldi, S. K. A. Rahim, e M. R. Ramli. Compact rectifier design for RF energy harvesting. Em *2016 IEEE Asia-Pacific Conference on Applied Electromagnetics (APACE)*, páginas 258–262, 2016.
- [32] E. Khansalee, Y. Zhao, e K. Nuanyai. High frequency rectifier for RF energy harvesting systems. Em *2015 7th International Conference on Information Technology and Electrical Engineering (ICITEE)*, páginas 304–308, 2015.
- [33] M. H. Straughn e Chi-Chih Chen. Efficient RF energy harvesting circuitry study. Em *2016 10th European Conference on Antennas and Propagation (EuCAP)*, páginas 1–4, 2016.
- [34] M. Zhang, X. Liu, H. Guo, X. Yang, e D. Xie. Development of high-efficiency rectification circuit for RF energy harvesting. Em *2015 Asia-Pacific Microwave Conference (APMC)*, volume 2, páginas 1–3, 2015.
- [35] M. Cansiz, D. Altinel, e G. Karabulut. Efficiency in RF energy harvesting systems : A comprehensive review. volume 174, páginas 292–309. Elsevier Ltd, 2019.
- [36] S. W. Munir, O. Amjad, E. Zeydan, e A. Ö. Ercan. Optimization and analysis of WLAN RF energy harvesting system architecture. Em *2016 International Symposium on Wireless Communication Systems (ISWCS)*, páginas 429–433, 2016.
- [37] W.A. Serdijn, A.L.R. Mansano, e M. Stoopman. Chapter 4.2 - Introduction to RF Energy Harvesting. Em Edward Sazonov e Michael R. Neuman, editores, *Wearable Sensors*, páginas 299 – 322. Academic Press, Oxford, 2014.
- [38] W. C. Brown. The History of Power Transmission by Radio Waves. *IEEE Transactions on Microwave Theory and Techniques*, 32(9):1230–1242, 1984.
- [39] T. . Yoo e K. Chang. Theoretical and experimental development of 10 and 35 GHz rectennas. *IEEE Transactions on Microwave Theory and Techniques*, 40(6):1259–1266, 1992.
- [40] V. Marian, C. Vollaie, J. Verdier, e B. Allard. Potentials of an Adaptive Rectenna Circuit. *IEEE Antennas and Wireless Propagation Letters*, 10:1393–1396, 2011.
- [41] H. Sun, Y. Guo, M. He, e Z. Zhong. Design of a High-Efficiency 2.45-GHz Rectenna for Low-Input-Power Energy Harvesting. *IEEE Antennas and Wireless Propagation Letters*, 11:929–932, 2012.

- [42] J. Zbitou, M. Latrach, e S. Toutain. Hybrid rectenna and monolithic integrated zero-bias microwave rectifier. *IEEE Transactions on Microwave Theory and Techniques*, 54(1):147–152, 2006.
- [43] J. A. Hagerty, F. B. Helmbrecht, W. H. McCalpin, R. Zane, e Z. B. Popovic. Recycling ambient microwave energy with broad-band rectenna arrays. *IEEE Transactions on Microwave Theory and Techniques*, 52(3):1014–1024, 2004.
- [44] Yumei Chang, Peng Zhang, e Lin Wang. Highly efficient differential rectenna for RF energy harvesting. *Microwave and Optical Technology Letters*, 61(12):2662–2668, 2019.
- [45] K. Kotani e T. Ito. High efficiency CMOS rectifier circuits for UHF RFIDs using Vth cancellation techniques. Em *2009 IEEE 8th International Conference on ASIC*, páginas 549–552, 2009.
- [46] Koji Kotani e Takashi Ito. High efficiency CMOS rectifier circuit with self-Vth-cancellation and power regulation functions for UHF RFIDs. Em *2007 IEEE Asian Solid-State Circuits Conference*, páginas 119–122, 2007.
- [47] G. Papotto, F. Carrara, e G. Palmisano. A 90-nm CMOS Threshold-Compensated RF Energy Harvester. *IEEE Journal of Solid-State Circuits*, 46(9):1985–1997, 2011.
- [48] Manal Mahmoud, Adel Abdel-Rahman, Ghazal Fahmy, Ahmed Allam, Hongting Jia, e R.K. Pokharel. Dynamic Threshold Compensated, Low Voltage CMOS Energy Harvesting Rectifier for UHF Applications. 10 2016.
- [49] Z. Hameed e K. Moez. A 3.2 V –15 dBm Adaptive Threshold-Voltage Compensated RF Energy Harvester in 130 nm CMOS. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 62(4):948–956, 2015.
- [50] Z. Hameed e K. Moez. Fully-integrated passive threshold-compensated PMOS rectifier for RF energy harvesting. Em *2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS)*, páginas 129–132, 2013.
- [51] P. Saffari, A. Basaligheh, e K. Moez. An RF-to-DC Rectifier With High Efficiency Over Wide Input Power Range for RF Energy Harvesting Applications. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 66(12):4862–4875, 2019.
- [52] M. Stoopman, S. Keyrouz, H. J. Visser, K. Philips, e W. A. Serdijn. Co-Design of a CMOS Rectifier and Small Loop Antenna for Highly Sensitive RF Energy Harvesters. *IEEE Journal of Solid-State Circuits*, 49(3):622–634, 2014.
- [53] Patrício Lima Ferreira. Power Recycling Circuits. Tese de mestrado, Faculdade de Engenharia da Universidade do Porto, 2012.
- [54] W. A. Nitz, W. C. Bowman, F. T. Dickens, F. M. Magalhaes, W. Strauss, W. B. Suiter, e N. G. Ziesse. A new family of resonant rectifier circuits for high frequency DC-DC converter applications. Em *APEC '88 Third Annual IEEE Applied Power Electronics Conference and Exposition*, páginas 12–22, 1988.
- [55] RS Wahby. Radio Frequency Rectifiers for DC-DC Power Conversion. Tese de mestrado, Massachusetts Institute of Technology, 2004.

- [56] R. J. Gutmann e J. M. Borrego. Power Combining in an Array of Microwave Power Rectifiers. *IEEE Transactions on Microwave Theory and Techniques*, 27(12):958–968, 1979.
- [57] R. J. Gutmann. Application of RF Circuit Design Principles to Distributed Power Converters. *IEEE Transactions on Industrial Electronics and Control Instrumentation*, IECI-27(3):156–164, 1980.
- [58] E. Echchakhaoui, K. and Abdelmounim, J. Zbitou, H. Bennis, E. Ahmed, e A. Mediavilla. A novel structure of a wideband zero-bias power limiter for ISM band. *Telkomnika (Telecommunication Computing Electronics and Control)*, 16(6):2481–2491, 2018.
- [59] Christopher Bowick, John Blyler, e Cheryl Ajluni. Chapter 4 - Impedance Matching. Em Christopher Bowick e John Blyler e Cheryl Ajluni, editores, *RF Circuit Design*, páginas 63 – 102. Newnes, Burlington, Segunda edição, 2008.
- [60] Impedance Matching Network Designer. <https://home.sandiego.edu/~ekim/e194rfs01/jwmatcher/matcher2.html>.
- [61] T. Paing, J. Shin, R. Zane, e Z. Popovic. Resistor Emulation Approach to Low-Power RF Energy Harvesting. *Power Electronics, IEEE Transactions on*, 23(3):1494–1501, 2008.
- [62] Power MOSFET Basics: Understanding Gate Charge and Using it to Assess Switching Performance. <https://www.vishay.com/docs/73217/an608a.pdf>.
- [63] S. M. Ferdous, G. M. Shafiullah, M. A. M. Oninda, M. A. Shoeb, e T. Jamal. Close loop compensation technique for high performance MPPT using ripple correlation control. Em *2017 Australasian Universities Power Engineering Conference (AUPEC)*, páginas 1–6, 2017.
- [64] Weidong Xiao e W. G. Dunford. A modified adaptive hill climbing MPPT method for photovoltaic power systems. Em *2004 IEEE 35th Annual Power Electronics Specialists Conference (IEEE Cat. No.04CH37551)*, volume 3, páginas 1957–1963, 2004.
- [65] Ali M. Eltamaly. Chapter 4 - Performance of MPPT Techniques of Photovoltaic Systems Under Normal and Partial Shading Conditions. Em Imene Yahyaoui, editor, *Advances in Renewable Energies and Power Technologies*, páginas 115 – 161. Elsevier, 2018.
- [66] J. J. Nedumgatt, K. B. Jayakrishnan, S. Umashankar, D. Vijayakumar, e D. P. Kothari. Perturb and observe MPPT algorithm for solar PV systems-modeling and simulation. Em *2011 Annual IEEE India Conference*, páginas 1–6, 2011.
- [67] C. R. Sullivan e M. J. Powers. A high-efficiency maximum power point tracker for photovoltaic arrays in a solar-powered race vehicle. Em *Proceedings of IEEE Power Electronics Specialist Conference - PESC '93*, páginas 574–580, 1993.
- [68] Y. Yang e H. Wen. Adaptive perturb and observe maximum power point tracking with current predictive and decoupled power control for grid-connected photovoltaic inverters. *Journal of Modern Power Systems and Clean Energy*, 7(2):422–432, 2019.