

FACULDADE DE ENGENHARIA DA UNIVERSIDADE DO PORTO



Estudo e Aplicação de Transformador de Estado Sólido para Redes de Distribuição

Mário Jorge Martins Rodrigues de Morais Marques

Mestrado Integrado em Engenharia Eletrotécnica e de Computadores

Orientador: Eng.º Nuno Francisco Costa

Co-orientador: Professor Doutor Rui Esteves Araújo

6 de Julho de 2020

Resumo

As redes inteligentes são um tema de grande interesse por combaterem o desperdício energético e facilitarem a integração de energias renováveis, promovendo a descarbonização da economia. Para que as redes inteligentes se tornem uma realidade, é preciso dotar ao sistema elétrico uma maior fiabilidade. Os transformadores de estado sólido, ou transformadores baseados em electrónica de potência são um tema de grande destaque por se tratarem de sistemas modulares, bidirecionais, por terem um papel ativo na mitigação de falhas da rede, regularem harmónicos, e corrigirem o fator de potência. Também são mais compactos e mais leves que os transformadores electromagnéticos convencionais.

Nesta dissertação desenvolveu-se um transformador de estado sólido, conectando uma rede de média tensão com uma rede de baixa tensão, havendo a possibilidade de se gerar uma microrrede isolada a partir da rede de média tensão. O sistema é totalmente modular, podendo ser facilmente adaptado para qualquer nível de potência e tensão, havendo controladores distintos para cada subsistema. O uso de semicondutores SiC promove a redução do transformador e o aumento da eficiência.

O sistema é testado, através do MATLAB/Simulink, para vários modos de funcionamento. Conclui-se que o mesmo é bidirecional e resiliente a falhas, sendo capaz de mitigar anomalias na rede, nomeadamente cavas de tensão e harmónicos. É robusto, porque a sua capacidade de transferir potência quando ocorre uma falha nos semicondutores não é afetada. Enquanto gerador de uma microrrede isolada, consegue alimentar cargas contínuas ou alternadas, podendo estas ser lineares, não lineares, ou desequilibradas.

Abstract

Smart grids are a subject of great interest as they combat energy waste and facilitate the integration of renewable energies, promoting the economy's decarbonization. If smart grids are to become a reality, the electrical system must be made more reliable. Solid-State Transformers, or Power Electronic Transformers, is a topic of great prominence. They are modular, bidirectional systems, that can actively mitigate failures in the distribution grid, such as voltage sags/dips, achieving harmonic compensation and power factor correction. They are also more compact and lighter than conventional electromagnetic transformers.

In this dissertation, a solid-state transformer was developed, interconnecting two distribution grids, also having the possibility of generating an isolated microgrid from the medium voltage grid. The system is modular and is easily adaptable to any power and voltage level, with different controllers for each subsystem. The use of SiC devices promotes the reduction in size and increases the efficiency of the transformer.

The system is assessed, through several MATLAB/Simulink simulations, for various operating modes. The system is bidirectional and resilient to failures, being able to mitigate network anomalies, namely voltage and harmonic cavities. It is robust because of its ability to transfer power in the case of a semiconductor failure is not affected. When operating as an isolated microgrid, it can feed DC or AC loads that can be linear, non-linear, or unbalanced.

Agradecimentos

Ao Engenheiro Afonso Lopes, ao meu orientador, o Engenheiro Nuno Costa, e ao Engenheiro Luís Azevedo, por toda a ajuda disponibilizada ao longo do semestre. Ao meu co-orientador, o Prof. Doutor Rui Esteves Araújo. Ao meu pai Mário e à minha tia Maria do Céu, que sempre me incentivaram a dar o meu melhor, independentemente da situação, ao longo do meu percurso escolar. Aos meus grandes amigos, Henrique Siza Vieira, Bernardo Cerqueira Gomes, e Bernardo Tavares, por todos os momentos de lazer proporcionados ao longo dos últimos anos.

Conteúdo

1	Introdução	1
1.1	A EFACEC e o seu papel na mobilidade elétrica	1
1.2	Objetivos	1
1.3	Estrutura da Dissertação	2
2	Revisão Bibliográfica	3
2.1	Transformadores de estado sólido (SST)	3
2.1.1	Classificação das topologias associadas ao SST	4
2.1.2	Harmónicos e Medição da Qualidade da Potência	7
2.2	Primeiro e último estágio: Retificadores/Inversores Ativos	8
2.2.1	Introdução	8
2.2.2	Tipos de Filtros de Rede	9
2.2.3	Conversores em fonte de corrente	9
2.2.4	Conversores em fonte de tensão	10
2.2.5	Conversor de dois níveis	11
2.2.6	Conversores Multinível	12
2.3	Estágio intermédio: Conversor DC/DC isolado	28
2.3.1	DAB Monofásico	29
2.3.2	DAB Trifásico	29
2.3.3	DAB Multinível	30
2.3.4	Conversor LLC ressonante	30
2.3.5	Escolha da topologia associada ao estágio intermédio do SST	32
2.3.6	Esquemas de modulação associados ao DAB	32
2.4	Conclusão	34
3	Dimensionamento de cada estágio de conversão	37
3.1	Introdução	37
3.2	Requisitos e especificações	37
3.2.1	Requisitos	37
3.2.2	Especificações	38
3.3	Conversor CHB	39
3.3.1	Tipos de ligação à rede em VSI's. Escolha da ligação à rede do CHB	39
3.3.2	Tensão no Barramento DC. Escolha do número de pontes H	41
3.3.3	Capacidade dos condensadores conectados às pontes H	42
3.3.4	Frequência de comutação	43
3.3.5	Filtro de conexão à rede	43
3.3.6	Escolha dos dispositivos semicondutores da ponte H	45
3.3.7	Resumo	46

3.4	Inversor de tensão	46
3.4.1	Tensão no barramento DC	46
3.4.2	Capacidade do condensador do barramento DC	47
3.4.3	Escolha da frequência de comutação e semicondutores	47
3.4.4	Filtro de conexão à rede	47
3.4.5	Resumo	49
3.5	Dual Active Bridge	49
3.5.1	Potência transmitida	50
3.5.2	Razão de transformação do transformador de alta frequência	50
3.5.3	Frequência de comutação das pontes H e indutância responsável pela transferência de potência	50
3.5.4	Escolha dos dispositivos semicondutores	51
3.5.5	Capacidade do condensador de saída	51
3.5.6	Interligação de DAB's. Filtro CLC	52
3.5.7	Resumo	52
3.6	Sumário	54
4	Controlo de cada estágio de conversão	57
4.1	Introdução	57
4.2	Controlo de VSC's conectados à rede. Voltage Oriented Control (VOC)	58
4.2.1	Diagrama de blocos do VOC	58
4.2.2	Phase-Locked Loop (PLL)	59
4.2.3	Controlo das correntes no referencial dq0	62
4.2.4	VOC modificado para pontos de funcionamento não ideais	67
4.3	CHB	68
4.3.1	Calibração dos controladores PI	70
4.3.2	Simulações	72
4.4	Inversor de tensão	75
4.4.1	Controlo do inversor de tensão quando forma uma microrrede isolada	76
4.4.2	Calibração dos controladores PI	78
4.4.3	Simulações	80
4.5	DAB	85
4.5.1	Balanceamento de módulos. Controlo adaptativo droop	87
4.5.2	Implementação da modulação trapezoidal	88
4.5.3	Calibração dos controladores PI	91
4.5.4	Simulações	92
4.6	Resumo	95
5	Desempenho do SST para diversos pontos de funcionamento	97
5.1	Introdução	97
5.2	SST enquanto sistema que conecta duas redes de distribuição	97
5.2.1	Teste à potência nominal, com inversão do sentido de potência em 0.4s. Redes equilibradas e sem conteúdo harmónico	97
5.2.2	Teste à potência nominal com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida.	100
5.2.3	Teste à potência nominal com inversão do sentido de potência e 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s	104
5.2.4	Redes equilibradas e sem conteúdo harmónico. Falha de DAB	107

5.3	SST enquanto sistema gerador de uma microrrede isolada	111
5.3.1	Carga linear de 80kVA	112
5.3.2	Carga desequilibrada de 80kVA	112
5.3.3	Carga não linear de 80kVA	112
5.4	Resumo	116
6	Conclusões e trabalho futuro	117
6.1	Conclusões	117
6.2	Trabalho futuro	118
	Referências	119
A	Relatórios da SEMISEL	125
A.1	CHB	125
A.2	DAB	132
A.3	Inversor de tensão	139

Lista de Figuras

2.1	Configurações possíveis para um SST [1]. a) Um estágio directo, b) Dois estágios com andar LVDC, c) Dois estágios com andar HVDC, d) Três estágios com dois andares DC.	5
2.2	SST Modular de um estágio [1]	6
2.3	SST Modular de dois estágios [1]	6
2.4	SST Modular de três estágios [1]	7
2.5	Tipos de conversores para alta potência	9
2.6	Filtro CLC	10
2.7	Tipos de conversores de fonte de corrente	10
2.8	Conversor LC-CSC	11
2.9	Conversor PWM-CSC	11
2.10	Conversor VSC de dois níveis	12
2.11	Conversor NPC de 3 níveis	13
2.12	Conversor FC de 4 níveis	13
2.13	Conversor H em cascata	14
2.14	Conversor modular multinível [2]	15
2.15	Submódulo Half-Bridge (HB)	16
2.16	Submódulo Full-Bridge (FB) [3]	17
2.17	Submódulo Flying Capacitor (FC) [3]	19
2.18	Submódulo Cascaded Half-Bridge (CHB) [3]	21
2.19	Submódulo Double-Clamp [3]	22
2.20	PSC-PWM para CHB de sete níveis [4]	26
2.21	SVM para conversor de n níveis. [5]	27
2.22	Modulação NLM para um conversor de sete níveis [6]	28
2.23	Dab Monofásico	29
2.24	DAB Trifásico	30
2.25	DAB Multinível, baseado na tecnologia NPC	31
2.26	Conversor LLC ressonante	31
2.27	Modelo do DAB, sem perdas	32
2.28	Formas de onda associadas à modulação retangular. [7]	33
2.29	Formas de onda associadas à modulação trapezoidal. [8]	34
3.1	Esquema de ligação em triângulo para VSI trifásico	40
3.2	Esquema de ligação em estrela para VSI trifásico	41
3.3	Tensão e corrente para a indutância de entrada de um convertor boost [9]	45
3.4	Inversor de dois níveis modificado	47
3.5	Filtro CLC	53
3.6	Filtro CLC	53

3.7	Esquemático do SST	54
4.1	Visão geral dos controladores presentes no SST.	58
4.2	Diagrama de blocos do VOC para um VSC genérico, conectado à rede[10].	59
4.3	SRF-PLL. Diagrama de blocos	60
4.4	DDSRF-PLL. Diagrama de blocos	61
4.5	Diagrama de blocos do PLL linearizado.	62
4.6	Resposta ao degrau e diagrama de bode da PLL. $K_p = 315, K_i = 6200$	63
4.7	Rede de 6kV com cava de tensão entre 0.15s a 0.25s. Comparação de desempenho entre DDSRF-PLL (em cima) e SRF-PLL (em baixo).	64
4.8	VSC conectado à rede.	65
4.9	Controlo da corrente i_d em malha fechada.	66
4.10	Controlo da corrente em malha aberta.	66
4.11	Controlo da corrente em malha fechada, com desacoplamento.	66
4.12	Diagrama de blocos do VOC, com função de transferência da modulação.	67
4.13	Diagrama de Blocos VOC modificado para pontos de funcionamento não ideais	69
4.14	Diagrama de Blocos do controlo do CHB	69
4.15	Resposta ao degrau, controlo da corrente do CHB. $K_p = 0.1, K_i = 20$	70
4.16	Diagrama de Blocos do controlo da tensão global do barramento DC	71
4.17	Resposta ao degrau, controlo da tensão global do barramento DC. $K_p = 10, K_i = 500$	71
4.18	CHB isolado. Rede Equilibrada. Teste à potência nominal, com inversão do sentido da potência em 0.3s e em 0.5s. Controlo da sequência positiva e da tensão do barramento DC	72
4.19	CHB isolado. Rede Equilibrada. Teste à potência nominal, com inversão do sentido da potência em 0.3s e em 0.5s. Conteúdo harmónico das correntes nas fases.	73
4.20	CHB isolado. Tensão da rede distorcida e respetivo THD	74
4.21	CHB isolado. Rede Equilibrada com alto conteúdo harmónico. Teste à potência nominal, com inversão do sentido da potência em 0.4s e em 0.65s. Controlo da sequência positiva e da tensão do barramento DC	74
4.22	CHB isolado. Rede Equilibrada com alto conteúdo harmónico. Teste à potência nominal, com inversão do sentido da potência em 0.4s e em 0.65s. Controlo das correntes responsáveis pelo quinto e sétimo harmónico	74
4.23	CHB isolado. Rede Equilibrada com alto conteúdo harmónico. Teste à potência nominal, com inversão do sentido da potência em 0.4s e em 0.65s. Conteúdo harmónico das correntes nas fases.	75
4.24	CHB isolado. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Cava de 70% na Fase A entre 0.3s e 0.6s. Controlo da sequência positiva e negativa	75
4.25	Conexão do inversor à rede e à carga isolada	76
4.26	Implementação da modulação que comuta o quarto braço [11]	77
4.27	Diagrama de blocos para o controlo do inversor enquanto alimenta uma carga isolada	77
4.28	Resposta ao degrau, controlo da corrente do inversor. $K_p = 0.4, K_i = 90$	78
4.29	Diagrama de blocos para o controlo do inversor enquanto alimenta uma carga isolada	79
4.30	Resposta ao degrau. Controlador da tensão v_d . $K_p = 5, K_i = 100$	79
4.31	Inversor de tensão isolado. Rede equilibrada sem conteúdo harmónico. Teste à potência nominal com inversão do sentido de potência em 0.3s e 0.5s. Controlo da sequência positiva da corrente.	80

4.32	Inversor de tensão isolado. Rede Equilibrada sem conteúdo harmónico. Teste à potência nominal, com inversão do sentido da potência em 0.3s e em 0.5s. Conteúdo harmónico das correntes nas fases.	81
4.33	Inversor de tensão isolado. Teste à potência nominal, com inversão do sentido da potência em 0.4s. Cava de 70% na Fase A entre 0.3s e 0.6s	81
4.34	Inversor de tensão quando forma uma microrrede isolada. Carga linear de 80kVA. Controlo da sequência positiva e negativa	82
4.35	Tensões e correntes de fase na microrrede. Carga linear de 80kVA	83
4.36	Inversor de tensão quando forma uma microrrede isolada. Carga desequilibrada de 80kVA. Controlo da sequência positiva e negativa	83
4.37	Tensões e correntes de fase na microrrede. Carga desequilibrada de 80kVA	84
4.38	Inversor de tensão quando forma uma microrrede isolada. Carga não linear de 80kVA. Controlo da sequência positiva, negativa e das sequências responsáveis pelo quinto e sétimo harmónico.	85
4.39	Tensões e correntes de fase na microrrede. Carga não linear de 80kVA	86
4.40	Diagrama de blocos para o controlo do DAB	87
4.41	Modulação trapezoidal. Tensão no primário e secundário do transformador de alta frequência	89
4.42	Pontes H e transformador de alta frequência do DAB. Modelo em Simulink	90
4.43	Modulação trapezoidal. Modelo em Simulink	90
4.44	Controlo da corrente de saída do DAB. Diagrama de blocos em malha fechada	91
4.45	Resposta ao degrau. Controlo da corrente de saída do DAB. $K_p = 1, K_i = 500$	91
4.46	Controlo da tensão de saída do DAB. Diagrama de blocos em malha fechada	92
4.47	Resposta ao degrau. Controlo da tensão de saída do DAB. $K_p = 10, K_i = 1000$	92
4.48	Desempenho dos controladores para tensão de saída constante, com carga variável bidirecional	93
4.49	Desempenho dos controladores para tensão de saída variável com carga de corrente constante	94
5.1	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. CHB. Controlo da sequência positiva da corrente e da tensão global do barramento DC.	98
5.2	SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Balanceamento de módulos	99
5.3	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Inversor.	99
5.4	SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Controlo de um DAB da fase A.	100
5.5	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de média para o lado de baixa tensão.	101
5.6	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de baixa para o lado de médio tensão.	101
5.7	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. CHB. Controlo da corrente e da tensão global do barramento DC.	102
5.8	SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Balanceamento de módulos.	103

5.9	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Controle da sequência positiva da corrente do inversor.	103
5.10	SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Controle de um DAB da fase A.	104
5.11	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de média para o lado de baixa tensão.	105
5.12	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de baixa para o lado de médio tensão.	105
5.13	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. CHB. Controle da corrente e da tensão global do barramento DC.	106
5.14	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Controle da sequência positiva da corrente do inversor.	107
5.15	SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Balanceamento de módulos.	108
5.16	SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de média para o lado de baixa tensão.	108
5.17	SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de baixa para o lado de médio tensão.	109
5.18	SST completo. Teste à potência nominal. Falha num DAB da fase A. CHB. Controle da sequência positiva da corrente e da tensão global do barramento DC.	109
5.19	SST Completo. Teste à potência nominal Falha de um DAB da Fase A. Balanceamento de módulos.	110
5.20	SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Falha num DAB da Fase A. Controle da sequência positiva da corrente do inversor.	110
5.21	SST completo. Teste à potência nominal. Falha de um DAB da Fase A. Controle de um DAB da fase A e de um DAB da Fase B.	111
5.22	SST completo. Teste à potência nominal. Falha de um DAB da Fase A. Tensões e correntes de fase do lado de média e do lado de baixa tensão	112
5.23	SST enquanto sistema gerador de uma microrrede isolada. Carga linear de 80kVA. Controle da sequência positiva e negativa	113
5.24	SST enquanto sistema gerador de uma microrrede isolada. Carga linear de 80kVA. Tensões e correntes de fase do lado de média e do lado de baixa tensão.	113
5.25	SST enquanto sistema gerador de uma microrrede isolada. Carga desequilibrada de 80kVA. Controle da sequência positiva e negativa	114

5.26	SST enquanto sistema gerador de uma microrrede isolada. Carga desequilibrada de 80kVA. Tensões e correntes de fase do lado de média e do lado de baixa tensão.	114
5.27	SST enquanto sistema gerador de uma microrrede isolada. Carga desequilibrada de 80kVA. Controlo da sequência positiva e negativa	115
5.28	SST enquanto sistema gerador de uma microrrede isolada. Carga não linear de 80kVA. Tensões e correntes de fase do lado de média e do lado de baixa tensão. .	116

Lista de Tabelas

2.1	Limites de distorção harmônicos relativos à tensão de acordo com o standard IEEE 519-2014 [12]	8
2.2	Limites de distorção harmônicos ímpares relativos à corrente de acordo com o standard IEEE 519-2014 para sistemas de 120V a 69kV (valores em percentagem) [12]	8
2.3	Estados do submódulo Half-Bridge	16
2.4	Estados do submódulo Full-Bridge	18
2.5	Estados do submódulo Flying-Capacitor	19
2.6	Estados do submódulo Cascaded Half-Bridge	21
2.7	Estados do submódulo Double Clamp	23
2.8	Comparação dos submódulos	23
2.9	Comparação entre as diversas topologias de conversores multinível	24
2.10	Comparação entre os esquemas de modulação associados aos conversores multinível	28
2.11	Comparação entre as diversas topologias de conversores DC/DC isolados	31
3.1	Especificações do SST a desenvolver	38
3.2	Parâmetros do CHB	46
3.3	Parâmetros do inversor	49
3.4	Parâmetros do DAB	52

Abreviaturas e Símbolos

THD	Total Harmonic Distortion
SST	Solid State Transformer
CSC	Current Source Converter
VSC	Voltage Source Converter
NPC	Neutral Point Clamped
FC	Flying Capacitor
HVDC	High Voltage Direct Current
PWM	Pulse Width Modulation
PSC-PWM	Phase-Shifted Carrier Pulse Width Modulation
SVM	Space-Vector Modulation
DAB	Dual Active Bridge
VOC	Voltage Oriented Control
PLL	Phase-Locked Loop

Capítulo 1

Introdução

1.1 A EFACEC e o seu papel na mobilidade elétrica

A EFACEC Power Solutions é uma das maiores companhias portuguesas a atuar na área da energia, engenharia e mobilidade, com presença global em diferentes mercados e geografias. A sua oferta ampla de produtos e soluções tem por base tecnologia própria, caracterizada pelo estabelecimento de políticas sustentadas de promoção de atividades de investigação, inovação e desenvolvimento.

O crescente interesse em dotar o sistema elétrico de maior flexibilidade e de criar instrumentos de atuação que contribuam para a melhoria da estabilidade e eficiência da operação dos sistemas, motiva a proposta de trabalho relacionada com a introdução de eletrónica de potência na rede elétrica.

1.2 Objetivos

Em particular, o tema está centrado nos transformadores eletrónicos de potência que permitirão revolucionar o atual papel de um transformador convencional no contexto das redes do futuro. Como exemplo, pode ser perspetivado um transformador de distribuição inovador com capacidade de regulação de tensão, potência reativa, ou compensação de desbalanceamentos, ou mesmo, um carregador ultra-rápido de veículos elétricos, ou um inversor fotovoltaico de grande potência, que em vez de necessitarem de uma ligação à rede elétrica por intermédio de um transformador convencional, o poderão fazer diretamente, sendo por isso mais compactos, eficientes, e com maior flexibilidade, do ponto de vista da rede.

O desenvolvimento tecnológico deste novo conceito de transformador apresenta vários temas de interesse, nomeadamente o desenho de soluções de conversão de eletrónica de potência, com potencial para permitirem a operação com níveis de tensão elevados. Nessa medida, o estudo e aplicação deste sistema, conectando duas redes de distribuição ou formar uma microrrede isolada, é o tema pretendido para esta dissertação.

1.3 Estrutura da Dissertação

Para além da introdução, esta dissertação contém mais 5 capítulos. No segundo capítulo, é realizada uma revisão bibliográfica sobre os transformadores de estado sólido. Com base nisso, escolhe-se a topologia a utilizar. Depois, caracteriza-se cada estágio de conversão e, efetua-se uma seleção das topologias associadas aos estágios de conversão, com base no que se encontra descrito na literatura.

Estando selecionadas as topologias associadas a cada estágio de conversão, dimensionam-se, no terceiro capítulo, com base nos requisitos, todos os componentes de cada uma delas. Para além disso, seleciona-se a frequência de comutação de cada dispositivo semiconductor. Com base nesse valor, dimensionam-se os filtros de conexão à rede, o filtro do barramento DC comum, e selecionam-se os semicondutores com base no que existe no mercado.

No quarto capítulo enunciam-se as estratégias de controlo associadas a cada estágio de conversão. Projetam-se os controladores e cada subsistema do SST é testado, isoladamente, para diversos pontos de funcionamento.

No quinto capítulo realizam-se, em ambiente de simulação, vários testes ao transformador, para diversos pontos de funcionamento, analisando-se o desempenho dos controladores, juntamente com a mitigação de falhas.

No sexto capítulo retiram-se conclusões sobre o trabalho desenvolvido e apresenta-se trabalho a realizar no futuro, com base nos resultados obtidos.

Capítulo 2

Revisão Bibliográfica

Neste capítulo é apresentado um levantamento bibliográfico relativo aos transformadores de estado sólido. São apresentadas as configurações possíveis para este tipo de sistema e com base nas mesmas é efetuada a escolha mais adequada para a aplicação pretendida. Depois, as topologias e métodos de modulação são apresentados e, com base nos mesmos, é efetuada uma seleção para cada estágio de conversão do SST.

2.1 Transformadores de estado sólido (SST)

A produção, transporte e distribuição de energia são as três componentes principais do sistema eléctrico moderno, em que o transformador desempenha um papel muito fundamental [13]. Os transformadores, caracterizados pela operação a baixa frequência (50/60Hz), tem como principal função adaptar dois níveis de tensão, por forma a compatibilizar os componentes principais do sistema eléctrico, isolando-os galvanicamente.

Embora estes componentes sejam excelentes em termos de eficiência e fiabilidade, a sua natureza passiva limita significativamente as possibilidades de controlo.

As tendências de desenvolvimento dos transformadores de potência estão principalmente centradas no desenvolvimento de novos materiais magnéticos, materiais de isolamento, processos de fabrico e outros factores económicos. Os principais inconvenientes deste tipo de sistema são sumarizados abaixo:

- Sensibilidade a harmónicos
- Peso e dimensões elevados
- Incapacidade de corrigir o fator de potência, ou outros desbalanceamentos.
- Baixa eficiência para regimes diferentes do estipulado
- Falhas no primário são propagadas para o secundário e vice-versa.

Recentemente, juntamente com outros avanços tecnológicos, a electrónica de potência está a ser seriamente considerada como uma das tecnologias vantajosas que podem potenciar futuras redes

inteligentes, fazendo-o a todos os níveis dos sistemas elétricos de energia. Os Transformadores de Estado Sólido (SSTs) são sistemas eletrônicos de potência que podem interagir com redes de média tensão com sistemas locais de distribuição de baixa tensão ou micro-redes. Os SSTs funcionam bidirecionalmente, com o isolamento galvânico, juntamente com um grau muito elevado de controlabilidade e flexibilidade, permitindo funcionalidades adicionais, tais como compensação de energia reativa e filtragem ativa de harmônicos[14]. Os benefícios deste tipo de sistema são sumarizados abaixo:

- Menor tamanho e peso
- Bidirecional, com um controle rápido da potência absorvida ou transmitida.
- Regulação da tensão de saída, independentemente da carga.
- Capacidade de regulação do fator de potência
- Modular, podendo ser adaptado a qualquer nível de potência.
- Compensação harmônica.
- Isolação de falhas entre o primário e o secundário.

No entanto, quando comparado com o transformador convencional o SST possui algumas desvantagens, apresentadas abaixo:

- O custo do SST é mais elevado que o seu transformador convencional equivalente. São necessários semicondutores baratos e fiáveis, para níveis altos de tensão e potência.
- O SST tem menor eficiência quando comparado com o transformador convencional devido à perda nos semicondutores, e às várias etapas de conversão necessárias.
- O SST tem um circuito sofisticado. Tem mais componentes que o transformador convencional e o seu controle torna-se complexo.

A tecnologia do SST passou por um rápido desenvolvimento durante as últimas duas décadas. Numerosas topologias, sistemas e aplicações foram e estão a ser, propostas e analisadas.

Vários projetos [15, 16, 17] são dedicados ao desenvolvimento desta tecnologia emergente que irá servir como elemento chave das *smart grids*. Os SSTs facilitam a integração de fontes de energia renovável ou sistemas de armazenamento de energia com interfaces de corrente contínua ou de corrente alternada.

2.1.1 Classificação das topologias associadas ao SST

Todos os tipos de SST são um conversor AC-AC isolado independentemente da sua configuração.

Há três topologias possíveis: conversores de um estágio, conversores de dois estágios e conversores de três estágios [18]. As diferentes configuração são apresentadas na Figura 2.1.




Figura 2.1: Configurações possíveis para um SST [1]. a) Um estágio directo, b) Dois estágios com andar LVDC, c) Dois estágios com andar HVDC, d) Três estágios com dois andares DC.

Atualmente não se encontram disponíveis semicondutores apropriados para os níveis de tensão da distribuição de energia. De igual forma, os transformadores de alta frequência têm limitações para suportar esses mesmos níveis de tensão. Uma característica comum destas três topologias é que as mesmas apresentam uma estrutura modular, o que lhes permite serem projetadas para qualquer nível de tensão. A estrutura modular fornece-lhes uma alta fiabilidade ao adicionar-se células redundantes. [1].

2.1.1.1 Conversor de um estágio

A tensão AC de alta ou de média tensão é convertida diretamente para tensão AC de baixa tensão. Esta topologia apresenta baixo custo devido à sua configuração simples é inadequada para aplicações que requeiram compensação de energia reativa [1]. As falhas provenientes do primário/secundário são refletidas no secundário/primário, tal como nos transformadores convencionais. A configuração modular deste conversor é apresentada na Figura 2.2

2.1.1.2 Conversor de dois estágios

A principal diferença entre o SST de um estágio e o SST de dois estágios fases é a adição de um barramento DC, quer no lado de alta ou de baixa tensão. O fluxo de potência é bidirecional; Esta topologia tem um controlo mais complexo bem como um número maior de dispositivos. No entanto, é capaz de efetuar compensação de energia reativa. A configuração modular deste conversor é apresentada na Figura 2.3.

2.1.1.3 Conversor de três estágios

Na topologia de três estágios a interface com o barramento de média tensão é realizada por um retificador ativo, que regula a tensão DC (HVDC). O isolamento galvânico é realizado por um




Figura 2.2: SST Modular de um estágio [1]




Figura 2.3: SST Modular de dois estágios [1]




Figura 2.4: SST Modular de três estágios [1]

conversor D.C.-D.C. bidirecional. No fim, a interface com o barramento de baixa tensão A.C. é realizado por meio de um inversor.

É um sistema com uma entrada - a tensão da rede - e duas saídas - um barramento DC, capaz de alimentar cargas de corrente contínua, e um barramento AC, capaz de ser conectado com a rede geral de baixa tensão (*grid-feeding*), capaz de formar uma rede (*grid-forming*) ou alimentar uma carga AC.

É a topologia mais utilizada porque, devido à sua controlabilidade superior às topologias acima apresentadas, apresenta várias funcionalidade desejadas para um SST [19]. A configuração modular deste conversor é apresentada na Figura 2.4. Será esta a topologia a considerar durante o decorrer desta dissertação.

2.1.2 Harmônicos e Medição da Qualidade da Potência

A natureza transitória dos interruptores dos subsistemas do SST faz com que as correntes e tensões apresentem um certo nível de distorção, aumentando as perdas e o aquecimento dos diferentes componentes. [12].

A qualidade da tensão é definida pela Distorção Harmônica Total (THD), descrita pela equação 2.1

$$THD = \frac{\sqrt{\sum_{h=2}^{\infty} V_h^2}}{V_1} \quad (2.1)$$

Onde THD corresponde à Distorção Harmônica Total e V_h à componente de tensão com frequência h vezes superior à fundamental.

Outro termo referido na literatura é o Total Demand Distortion (TDD), usado para averiguar a qualidade da corrente. O cálculo do TDD é semelhante ao cálculo do THD. Contudo, visto que a corrente é dependente da carga, o valor de TDD pode variar e o seu valor é obtido, normalmente, para situações em que a carga consome a potência máxima admissível.

As recomendações da IEEE relativas à distorção harmônica são definidas no standard IEEE 519-2014 [12]. Os limites de distorção relativos à tensão e à corrente, são apresentados nas Tabelas

Tabela 2.1: Limites de distorção harmónicos relativos à tensão de acordo com o standard IEEE 519-2014 [12]

Tensão V no PCC	Harmónico Individual (%)	THD (%)
$V \leq 1.0\text{kV}$	5.0	8.0
$1\text{kV} < V \leq 69\text{kV}$	3.0	5.0
$69\text{kV} < V \leq 161\text{kV}$	1.5	2.5
$161\text{kV} < V$	1.0	1.5

2.1 e 2.2, respetivamente. Deve-se salientar que o standard IEEE 519-2014 não é uma norma, mas sim uma recomendação. Tentar-se-á cumprir com este standard.

2.2 Primeiro e último estágio: Retificadores/Inversores Ativos

2.2.1 Introdução

Com o rápido desenvolvimento dos dispositivos semicondutores e do poder computacional, a electrónica de potência tem vindo a ganhar popularidade, tendo já um papel importante em aplicações relacionadas com a área da energia. Atualmente, o paradigma relativo à área de energia consiste no aumento da eficiência, da flexibilidade e da geração a partir de fontes renováveis, ou mesmo a mudança de equilíbrio entre produção centralizada/decentralizada.

Por conseguinte, a utilização de sistemas conectados com a rede, baseados em electrónica de potência aumentou drasticamente.

Os retificadores/inversores, são, na grande maioria dos casos, sistemas bidirecionais, significando que podem trabalhar como inversores ou retificadores. A sua classificação está relacionada com o papel desempenhado pelo circuito, não pela topologia. Um conversor diz-se **retificador** quando a conexão com a rede tem como objetivo a regulação da tensão do barramento DC, ao extrair potência da rede. Um conversor diz-se **inversor** quando se pretende injetar potência na rede a partir do barramento DC. Estes sistemas podem ser classificados como conversores em fonte de corrente (CSC) ou retificadores em fonte de tensão (VSC), tal como apresentado na Figura 2.5 e são o tema da seguinte secção.

Tabela 2.2: Limites de distorção harmónicos ímpares relativos à corrente de acordo com o standard IEEE 519-2014 para sistemas de 120V a 69kV (valores em percentagem) [12]

I_{sc}/I_L	$3 \leq h < 11$	$11 \leq h < 17$	$17 \leq h < 23$	$23 \leq h < 35$	$35 \leq h \leq 50$	TDD
$< 20^\circ$	4.0	2.0	1.5	0.6	0.3	5.0
$20 < 50$	7.0	3.5	2.5	1.0	0.5	8.0
$50 < 100$	10.0	4.5	4.0	1.5	0.7	12.0
$100 < 1000$	12.0	5.5	5.0	2.0	1.0	15.0
> 1000	15.0	7.0	6.0	2.5	1.4	20.0




Figura 2.5: Tipos de conversores para alta potência

2.2.2 Tipos de Filtros de Rede

Dado ao seu comportamento transitório, o primeiro e o último andar de conversão do SST podem conter um conteúdo harmônico e ruído eletromagnético que não respeitam as normas estabelecidas.

Sendo assim, o primeiro e último andar de conversão do SST são conectados, por meio de filtros passivos, com as suas redes. Estes filtros têm duas funções. A primeira é permitir o controle do fator de potência entre a rede e o SST. A segunda é reduzir o THD.

2.2.2.1 Filtro L

O Filtro L representa a forma mais simples de se conectar um conversor com a rede. A atenuação de -20 dB/dec é um problema associado com este tipo de filtro. Para conversores com uma baixa frequência de comutação, para se obter a atenuação desejada é necessário um alto valor de indutância, o que implica numa pior resposta dinâmica e uma queda de tensão superior no componente, resultando em perdas acrescidas no filtro e uma menor densidade de potência.

2.2.2.1.1 Filtro LCL

O filtro LCL, que é apresentado na Figura 2.6 tem uma atenuação de -60dB/dec. Este valor alto faz com que o valor das indutâncias seja menor que o valor da indutância do filtro L equivalente. É um filtro adequado para efetuar a conexão entre conversores com uma frequência de comutação baixa e a rede.

A desvantagem deste tipo de circuito é a presença de uma frequência de ressonância. Se o valor desta frequência for similar ao valor da frequência de comutação ou se prejudicar as margens de ganho e de fase do controle em malha fechada, o sistema terá problemas de estabilidade [20]. Para além disso, mesmo que não afete a estabilidade do conversor, há um aumento de impedância, do ponto de vista da rede. Por conseguinte, se outros conversores, que geram harmônicos, estiverem conectados ao ponto de conexão comum, introduzir-se-á uma ressonância indesejada. Assim, a frequência de ressonância deve ser atenuada, normalmente ao adicionar-se uma resistência de *damping* R_d em série com o condensador C_f ou utilizando técnicas de atenuação ativa.

2.2.3 Conversores em fonte de corrente

Os conversores em fonte de corrente (CSC) são o grupo de conversores capazes de controlar e manipular a corrente, podendo ser representados como fontes controladas. É uma tecnologia




Figura 2.6: Filtro CLC

adequada a aplicações de potência elevada. Tem uma variação $\frac{dy}{dt}$ baixa e uma proteção inerente contra correntes de curto-circuito [21]. Contudo, devido à indutância do lado DC (vs Condensador para os VSC), que tem um valor elevado, tem um desempenho limitado, podendo a corrente estar distorcida, apresentando um grande conteúdo harmónico. [22]. Os CSC podem ser do tipo *load-commutated* (LC-CSC) ou do tipo *pulse width modulated current* (PWM-CSC), representados na Figura 2.7.

2.2.3.1 Conversor LC-CSC

A topologia LC-CSC é uma das mais antigas, usada maioritariamente para transmissão HVDC e *drives* de motores. A tecnologia faz uso do tiristor, como se pode observar na Figura 2.8. O ângulo de disparo α é controlado de forma a controlar a corrente DC i_{dc} . Como referido anteriormente, a indutância do lado DC filtra a corrente de entrada do LC-CSC.

2.2.3.2 Conversor PWM-CSC

Na topologia PWM-CSC os dispositivos que seriam semicontrolados na topologia LC-CSC são substituídos por dispositivos mais recentes, totalmente controlados, tais como o GTO ou o GCT. Tal como o nome indica, são usadas técnicas de PWM de modo a controlar a comutação dos mesmos. A configuração típica deste circuito é apresentada na Figura 2.9. O condensador C_f funciona como filtro harmónico melhorando a qualidade das tensões de fase.

2.2.4 Conversores em fonte de tensão

Os conversores em fonte de tensão (VSC) são um grupo de conversores capazes de controlar a tensão DC nos seus terminais, funcionando, essencialmente, como uma fonte de tensão controlada.

O uso de dispositivos totalmente controlados, como o IGBT ou o MOSFET de potência, confere a esta tecnologia mais um grau de liberdade que os conversores em fonte de corrente.




Figura 2.7: Tipos de conversores de fonte de corrente




Figura 2.8: Conversor LC-CSC

A família de conversores VSC apresenta várias topologias, consoante a aplicação:

- **Conversor de dois níveis** - Limitado a aplicações de baixa tensão e potência.
- **Conversores Multinível** - Para aplicações de alta tensão de potência.

2.2.5 Conversor de dois níveis

O conversor de dois níveis é apresentado na Figura 2.10. É um circuito bidirecional, capaz de funcionar como retificador, quando v_g e i_g estão em fase, ou como gerador, quando v_g e i_g estão desfasados 180 graus.

Esta topologia trabalha, normalmente, com uma frequência de comutação elevada de modo a reduzir o conteúdo harmónico na saída. Contudo, quanto maior for a frequência maior serão as perdas de comutação. [23]

O VSC de dois níveis precisa de grandes filtros para reduzir o conteúdo harmónico na saída de forma a cumprir com as normas estabelecidas. Outra desvantagem é que a gama de potência deste tipo de circuito encontra-se limitada pelos seus semicondutores, tendo os mesmos que ser substituídos por dispositivos GaN ou SiC para potências mais elevadas. Não obstante, o conversor de dois níveis é uma topologia muito conhecida e usada na indústria sendo utilizada, por exemplo, nos inversores fotovoltaicos da EFACEC.




Figura 2.9: Conversor PWM-CSC




Figura 2.10: Conversor VSC de dois níveis

2.2.6 Conversores Multinível

Com a diminuição dos custos dos semicondutores outras topologias em fonte de tensão, adequadas a níveis de tensão e potência elevados, têm vindo a aparecer. Os conversores multinível têm vantagens significativas quando comparados com o conversor de dois níveis. As mesmas incluem um baixo valor de $\frac{dv}{dt}$ e THD, resultando em filtros mais pequenos, alta eficiência, e mitigação de falhas em alguns casos.

Os conversores multinível são caracterizados em dois tipos: Conversores multinível integrados, com um número de níveis fixo, e conversores multinível com várias células, com um número de níveis variável, podendo serem adaptados a qualquer nível de tensão e potência.

2.2.6.1 Conversor Neutral-Point Clamped (NPC) de três níveis

O conversor NPC de três níveis é apresentado na Figura 2.11. Os conversores NPC são constituídos por vários conversores de dois níveis, colocados uns por cima dos outros. As saídas originais de cada conversor são conectadas, pelo meio de díodos de *clamping*, e o ponto neutro O é criado, dividindo a tensão total DC V_{DC} em duas partes iguais. Com a mesma tecnologia de semicondutores a tensão de operação e a potência do conversor são duplicadas, quando comparados com o conversor de dois níveis. O ponto neutro permite que se tenha três níveis de tensão na saída, $\frac{V_{dc}}{2}$, $-\frac{V_{dc}}{2}$ e 0, tornando o conversor robusto e com as vantagens mencionadas em 2.2.6.

A topologia NPC com um maior número de níveis pode ser utilizada para aplicações de potência elevada. Contudo, quanto maior o número de níveis maior é o número de componentes, havendo perdas nos semicondutores desequilibradas, estando limitada a frequência de comutação. [24].

2.2.6.2 Conversor Flying Capacitor (FC)

O conversor FC é semelhante à topologia NPC, sendo os díodos substituídos por condensadores, deixando de existir o ponto neutro O , como pode ser visto na Figura 2.12, que representa




Figura 2.11: Conversor NPC de 3 níveis




Figura 2.12: Conversor FC de 4 níveis




Figura 2.13: Conversor H em cascata

um conversor FC de quatro níveis. Cada par de semicondutores com um condensador forma uma célula tornando este conversor este conversor modular.

Os condensadores têm uma tensão inicial de 0V. É necessário um circuito de *pre-charging* para os carregar. Para o conversor ser capaz de produzir uma saída multinível os condensadores têm que manter o valor da sua tensão DC, tendo que a mesma ser balanceada por um algoritmo conveniente, que se torna cada vez mais complexo com o aumento do número de níveis. Por estes fatores, as aplicações práticas do FC são limitadas.

2.2.6.3 Conversor H em cascata

O conversor H em cascata é uma topologia popular, constituída por várias pontes H trifásicas conectadas em série, como pode ser visto na Figura 2.13. Como cada ponte H necessita de uma fonte de tensão DC isolada, esta topologia é adequada para aplicações que incluem fontes DC isoladas, tais como a integração de painéis fotovoltaicos e outras fontes de energia renovável.

A conexão em serie de pontes H faz com que se aumente a tensão de operação e, consequentemente, a potência. É, portanto, um conversor com um alto grau de modularidade, em que o número de níveis L é dado por:

$$L = 2N - 1 \quad (2.2)$$




Figura 2.14: Conversor modular multinível [2]

Onde N é o número de pontes H por fase. Contudo, para produzir L níveis na saída, a tensão aos terminais das fontes DC isoladas tem que ser igual, tendo que o valor da mesma controlada através de um algoritmo de balanceamento, normalmente complexo. A ausência de um DC link comum também é uma desvantagem e o conversor não é adequado para transmissão HVDC.

2.2.6.4 Conversor Modular Multinível

O conversor modular multinível (MMC) é uma das topologias promissoras da família de conversores. Emprega uma conexão em cascata de submódulos de modo alcançar a tensão desejada.

A configuração geral do circuito de um MMC trifásico é mostrada na Figura 2.14. Para cada fase há uma perna e para cada perna há o braço superior e inferior. As pernas são constituídas por submódulos. A indutância L separa cada braço e filtra a corrente no mesmo. É uma topologia altamente modular, adequada para transmissão HVDC e aplicações de tensão e de potência elevada. Contudo, o seu controlo não é trivial.

2.2.6.4.1 Configuração de submódulos




Figura 2.15: Submódulo Half-Bridge (HB)

O submódulo (SM) é um bloco de construção do MMC e pode ter várias formas, utilizando dispositivos IGBT e condensadores. O número de submódulos utilizados no MMC varia com a aplicação, tensão de operação e a classificação dos dispositivos IGBT quanto à sua potência.

Os submódulos mais utilizados são: Half-Bridge (HB), Full-Bridge (FB), Flying Capacitor (FC).

2.2.6.4.1.1 Submódulo Half-Bridge

A configuração do circuito do submódulo de meia ponte é apresentada na Figura 2.15. É composto por dois dispositivos IGBT com díodos antiparalelos (S_1 e \bar{S}_1) e um condensador (C).

Os dois dispositivos IGBT são operados de forma complementar de modo regular a tensão do condensador para um valor v_c . A tensão do condensador é dada por:

$$v_C = \frac{1}{C} \int_{0+}^t i_C(\tau) d\tau \quad (2.3)$$

Tabela 2.3: Estados do submódulo Half-Bridge

Estado SM	Estado S_1	i_{xy}	Δv_C	v_H
1	LIGADO	> 0	+	v_C
1	LIGADO	< 0	-	v_C
2	DESLIGADO	> 0	0	0
2	DESLIGADO	< 0	0	0




Figura 2.16: Submódulo Full-Bridge (FB) [3]

A corrente no condensador i_C é dependente da corrente i_{xy} e do estado do IGBT S_1 . É dada por:

$$i_C = S_1 i_{xy} \quad (2.4)$$

O submódulo está ligado (estado 1) quando S_1 está ligado e \hat{S}_1 desligado. O submódulo encontra-se desligado (estado 2) em caso contrário.

No estado 1, para uma corrente i_{xy} com sinal positivo, a corrente flui pelo diodo antiparalelo do IGBT S_1 (D1), carregando o condensador, aumentando a tensão aos seus terminais. Para o mesmo estado e para uma corrente i_{xy} com sinal negativo, a corrente flui pelo IGBT S_1 , descarregando o condensador, diminuindo a tensão aos seus terminais.

No estado 2, para uma corrente i_{xy} com sinal positivo, a corrente flui pelo diodo antiparalelo do IGBT \bar{S}_1 (D2). Os terminais da tensão de saída estão curto-circuitados, a tensão de saída é nula e a tensão no condensador mantém-se constante.

Para o mesmo estado e para uma corrente i_{xy} com sinal negativo, a corrente flui pelo IGBT \bar{S}_1 . Os terminais da tensão de saída estão curto-circuitados, a tensão de saída é nula e a tensão no condensador mantém-se constante.

A equação da tensão de saída, em função da tensão aos terminais do condensador e do estado do IGBT S_1 é obtida:

$$v_H = S_1 v_C \quad (2.5)$$

O comportamento do submódulo para os diferentes modos de funcionamento encontra-se resumidos na tabela 2.3.

2.2.6.4.1.2 Submódulo full-bridge

Tabela 2.4: Estados do submódulo Full-Bridge

Estado SM	Estado S_1	Estado S_2	i_{xy}	Δv_C	v_F
1	LIGADO	LIGADO	> 0	+	v_C
1	LIGADO	LIGADO	< 0	-	v_C
2	LIGADO	DESLIGADO	< 0	0	0
2	LIGADO	DESLIGADO	> 0	0	0
2	DESLIGADO	LIGADO	> 0	0	0
2	DESLIGADO	LIGADO	< 0	0	0
3	DESLIGADO	DESLIGADO	> 0	-	$-v_C$
3	DESLIGADO	DESLIGADO	< 0	+	$-v_C$

A configuração do circuito do submódulo de ponte completa é apresentada na Figura 2.16.

A topologia é similar ao submódulo em meia-ponte diferenciando-se no que diz respeito ao número de semicondutores.

A tensão e corrente condensador são reguladas pelo controlo dos dispositivos IGBT S_1 e S_2 . A expressão da tensão no condensador é a mesma do submódulo em meia-ponte. É dada pela equação 2.3.

A corrente no condensador é dada por:

$$i_C = (S_1 S_2 - \bar{S}_1 \bar{S}_2) i_{xy} \quad (2.6)$$

Quando S_1 e S_2 estão ligados (Estado 1) a tensão de saída é igual a v_C . A tensão aos terminais do condensador aumenta ou diminui consoante o sinal da corrente i_{xy} . Aumenta para um sinal positivo e diminui em caso contrário.

Com S_1 ligado e S_2 desligado ou S_1 desligado e S_2 ligado (Estado 2) a tensão de saída é nula e a tensão aos terminais do condensador mantém-se constante, independentemente da direção da corrente. Nota-se que o submódulo tem dois estados possíveis para que a saída tenha uma tensão nula. Estes estados intitulam-se de estados redundantes e servem para equilibrar as perdas entre os dispositivos S_1 e S_2 . [25]

Quando S_1 e S_2 estão desligados (Estado 3) a tensão de saída é igual a $-v_C$. A tensão aos terminais do condensador aumenta ou diminui consoante o sinal da corrente i_{xy} . Diminui para um sinal positivo e aumenta em caso contrário. Este estado é usado para limitar a corrente durante falhas do lado DC. A tensão de saída é dada por:

$$v_F = (S_1 S_2 - \bar{S}_1 \bar{S}_2) v_C \quad (2.7)$$

O comportamento do sobmódulo para os diferentes modos de funcionamento encontra-se resumido na tabela 2.4.




Figura 2.17: Submódulo Flying Capacitor (FC) [3]

2.2.6.4.1.3 Submódulo Flying Capacitor

A configuração do circuito do submódulo *flying capacitor* é apresentada na Figura 2.17. É composta por quatro dispositivos IGBT's com díodos antiparalelo (S_1, \bar{S}_1 e S_2, \bar{S}_2) e dois condensadores (C_1 e C_2). A tensão em C_1 e C_2 é dada por:

$$\begin{aligned} v_{C1} &= \frac{1}{C1} \int_{0+}^t i_{C1}(\tau) d\tau \\ v_{C2} &= \frac{1}{C2} \int_{0+}^t i_{C2}(\tau) d\tau \end{aligned} \quad (2.8)$$

Tabela 2.5: Estados do submódulo Flying-Capacitor

Estado SM	Estado S_1	Estado S_2	i_{xy}	Δv_{C1}	Δv_{C2}	v_{FC}
1	LIGADO	LIGADO	> 0	+	0	v_{C1}
1	LIGADO	LIGADO	< 0	-	0	v_{C1}
2	DESLIGADO	LIGADO	> 0	0	+	v_{C2}
2	DESLIGADO	LIGADO	> 0	0	-	v_{C2}
3	LIGADO	DESLIGADO	> 0	+	-	$v_{C1} - v_{C2}$
3	LIGADO	DESLIGADO	> 0	-	+	$v_{C1} - v_{C2}$
4	DESLIGADO	DESLIGADO	> 0	0	0	0
4	DESLIGADO	DESLIGADO	< 0	0	0	0

Nesta topologia, a tensão v_{C1} é regulada para o dobro da tensão v_{C2} de modo a que haja simetria nos degraus de tensão. [25].

A corrente nos condensadores, em função dos estados dos dispositivos, é dada por:

$$\begin{aligned} i_{C1} &= S_1 i_{xy} \\ i_{C2} &= (S_2 - S_1) i_{xy} \end{aligned} \quad (2.9)$$

Quando S_1 e S_2 estão ligados (Estado 1) a tensão de saída v_{FC} é igual a v_{C1} . O condensador C_1 carrega para uma direção positiva da corrente i_{xy} e descarrega em caso contrário. A tensão v_{C2} mantém-se constante.

Com S_1 ligado e S_2 desligado (Estado 2) a tensão de saída é igual a $v_{C1} - v_{C2}$. Para uma direção positiva da corrente o condensador C_1 carrega e C_2 descarrega e vice-versa.

Com S_2 ligado e S_1 desligado (Estado 3) a tensão de saída é igual a v_{C2} . O condensador C_2 carrega para uma direção positiva da corrente e descarrega em caso contrário. A tensão v_{C1} mantém-se constante.

Com S_1 e S_2 desligados (Estado 4) a tensão de saída é nula e os dois condensadores mantêm o seu nível de tensão.

Como $v_{C1} = 2v_{C2}$ a tensão de saída no estado 2 é igual à tensão de saída no estado 3, havendo, novamente, estados redundantes.

Também se conclui que, usando uma combinação do estado 1 com o estado 4, o submódulo comporta-se como um submódulo em meia-ponte, alternando entre os os níveis de tensão "0" e v_{C1} . Neste caso, a tensão de saída do submódulo em meia-ponte é dada por:

$$v_{FC} = S_1 S_2 v_{C1} \quad (2.10)$$

O comportamento do submódulo para os diferentes modos de funcionamento é descrito na tabela 2.5.

2.2.6.5 Submódulo Cascaded Half-Bridge

A configuração do circuito do submódulo Cascaded Half-Bridge é apresentada na Figura 2.18. Consiste em dois submódulos de meia-ponte conectados em série. Os dois condensadores (C_1 e C_2) são regulados para ter a mesma tensão cujo seu valor é dado pela equação 2.8. A corrente nos condensadores é dada pela seguinte equação:

$$\begin{aligned} i_{C1} &= S_1 i_{xy} \\ i_{C2} &= S_2 i_{xy} \end{aligned} \quad (2.11)$$

Quando S_1 e S_2 estão ligados (Estado 1) a tensão de saída v_{CH} é igual a $v_{C1} + v_{C2}$. C_1 e C_2 carregam para uma direção positiva da corrente i_{xy} e descarregam em caso contrário.




Figura 2.18: Submódulo Cascaded Half-Bridge (CHB) [3]

Tabela 2.6: Estados do submódulo Cascaded Half-Bridge

Estado SM	Estado S_1	Estado S_2	i_{xy}	Δv_{C1}	Δv_{C2}	v_{CH}
1	LIGADO	LIGADO	> 0	+	+	$v_{C1} + v_{C2}$
1	LIGADO	LIGADO	< 0	-	-	$v_{C1} + v_{C2}$
2	LIGADO	DESLIGADO	> 0	+	0	v_{C1}
2	LIGADO	DESLIGADO	> 0	-	0	v_{C1}
3	DESLIGADO	LIGADO	> 0	0	+	v_{C2}
3	DESLIGADO	LIGADO	> 0	0	-	v_{C2}
4	DESLIGADO	DESLIGADO	> 0	0	0	0
4	DESLIGADO	DESLIGADO	< 0	0	0	0




Figura 2.19: Submódulo Double-Clamp [3]

Com S_1 ligado e S_2 desligado (Estado 2) a tensão de saída é igual a v_{C1} . Para uma direção positiva da corrente o condensador C_1 carrega. Descarrega em caso contrário. v_{C2} mantém-se constante.

Com S_2 ligado e S_1 desligado (Estado 3) a tensão de saída é igual a v_{C2} . O condensador C_2 carrega para uma direção positiva da corrente e descarrega em caso contrário. A tensão v_{C1} mantém-se constante.

Com S_1 e S_2 desligados (Estado 4) a tensão de saída é nula e os dois condensadores mantêm o seu nível de tensão.

A tensão de saída é dada por:

$$v_{CH} = S_1 v_{C1} + S_2 v_{C2} \quad (2.12)$$

O comportamento do submódulo para os diferentes modos de funcionamento é descrito na tabela 2.6

2.2.6.5.0.1 Submódulo Double-Clamp

A configuração do submódulo Double Clamp é apresentada na Figura 2.19. É composto por dois submódulos em meia-ponte, dois díodos (D_{B1} e D_{B2}) e um IGBT adicional (S_B).

A tensão de cada condensador é dada pela equação 2.8. A corrente em cada condensador é dada por:

$$\begin{aligned} i_{C1} &= S_1 i_{xy} + (1 - S_B) i_{xy} \\ i_{C2} &= S_2 i_{xy} + (1 - S_B) i_{xy} \end{aligned} \quad (2.13)$$

Durante o modo de operação normal S_1 está sempre ligado.

Quando S_1 e S_2 estão ligados (Estado 1) a tensão de saída v_{CD} é igual a $v_{C1} + v_{C2}$. Ambos os condensadores carregam para uma corrente i_{xy} com sinal positivo. Descarregam em caso contrário.

Tabela 2.7: Estados do submódulo Double Clamp

Estado SM	Estado S_1	Estado S_2	Estado S_3	Estado S_4	Estado S_B	i_{xy}	Δv_{C1}	Δv_{C2}	v_{CD}
1	LIGADO	LIGADO	DESLIGADO	DESLIGADO	LIGADO	> 0	+	+	$v_{C1} + v_{C2}$
1	LIGADO	LIGADO	DESLIGADO	DESLIGADO	LIGADO	< 0	-	-	$v_{C1} + v_{C2}$
2	LIGADO	DESLIGADO	DESLIGADO	LIGADO	LIGADO	> 0	+	0	v_{C1}
2	LIGADO	DESLIGADO	DESLIGADO	LIGADO	LIGADO	< 0	-	0	v_{C1}
3	DESLIGADO	LIGADO	LIGADO	DESLIGADO	LIGADO	> 0	0	+	v_{C2}
3	DESLIGADO	LIGADO	LIGADO	DESLIGADO	LIGADO	< 0	0	-	v_{C2}
4	DESLIGADO	DESLIGADO	LIGADO	LIGADO	LIGADO	> 0	0	0	0
4	DESLIGADO	DESLIGADO	LIGADO	LIGADO	LIGADO	< 0	0	0	0
BLOQUEIO	DESLIGADO	DESLIGADO	DESLIGADO	DESLIGADO	DESLIGADO	> 0	0	0	$+v_{C1} + v_{C2}$
BLOQUEIO	DESLIGADO	DESLIGADO	DESLIGADO	DESLIGADO	DESLIGADO	< 0	+	+	$-v_{C1} = -v_{C2}$

Com S_1 e S_4 ligados (Estado 2) a tensão de saída é igual a v_{C1} . A tensão v_{C1} aumenta ou diminui consoante o sinal da corrente i_{xy} . A tensão v_{C2} mantém-se inalterada.

Com S_2 e S_3 ligados (Estado 3) a tensão de saída é igual a v_{C2} . A tensão v_{C2} aumenta ou diminui consoante o sinal da corrente i_{xy} . A tensão v_{C1} mantém-se inalterada.

Com S_3 e S_4 ligados (Estado 4) a tensão de saída é nula e as tensões v_{C1} e v_{C2} mantêm-se constantes, independentemente do sinal da corrente i_{xy} . A tensão de saída, no modo normal de funcionamento, em função de S_B , S_1 e S_2 é dada por:

$$v_{DC} = S_B(S_1 v_{C1} + S_2 v_{C2}) \quad (2.14)$$

De forma a limitar a corrente durante uma falha do lado DC todos os dispositivos IGBT são desligados (Estado de bloqueio) [26]. A tensão de saída é igual a $v_{C1} + v_{C2}$ para uma direção positiva da corrente e $-v_{C1} = -v_{C2}$ em caso contrário.

O comportamento do submódulo para os diferentes estados de funcionamento é descrito na tabela 2.7.

2.2.6.5.0.2 Comparação de submódulos

Na secção anterior diversos submódulos, com o respectivo princípio de funcionamento, são caracterizados. Na secção seguinte efetua-se uma comparação entre os mesmos.

Tabela 2.8: Comparação dos submódulos

Submódulo	Meia Ponte	Ponte Completa	Flying Capacitor	Cascaded HB	Double-Clamped
Número de níveis de tensão	2	3	3	3	4
Perdas	Baixas	Moderadas	Moderadas	Moderadas	Altas
Complexidade do Controlo	Baixa	Baixa	Alta	Baixa	Baixa
Complexidade do Design	Baixa	Baixa	Alta	Baixa	Alta
Bloqueio falhas lado DC	Não	Sim	Não	Não	Sim

Tabela 2.9: Comparação entre as diversas topologias de conversores multínível

	Controlo	Modular	Desvantagem Principal
NPC	Simple	Sim, com limitações	Número de díodos aumenta com o número de níveis
FC	Complexo	Sim, com limitações práticas	Controlo muito complexo para muitos níveis
CHB	Relativamente Complexo	Altamente Modular	DC link inexistente
MMC	Complexo	Altamente Modular	Controlo Complexo

O submódulo em meia-ponte é o mais popular. Por apresentar uma construção simples (dois semicondutores e um condensador) o seu desenho e controlo é simples. [27]. Como durante o seu funcionamento apenas um dispositivo encontra-se ligado o submódulo tem baixas perdas. [28]. Contudo, o submódulo só tem níveis positivos de tensão e não é capaz de ter um papel ativo durante uma falha do lado DC. [26].

O submódulo em ponte-completa é capaz de operar nos quatro-quadrantes [28] e tem um papel ativo durante possíveis falhas do lado DC. [29]. No entanto, tem o dobro dos semicondutores presentes no submódulo em meia-ponte. Durante o seu funcionamento a corrente percorre dois dispositivos resultando em perdas superiores e eficiência inferior.

O submódulo Flying-Capacitor também tem quatro semicondutores e é capaz de gerar três níveis de tensão. Contudo, não é capaz de mitigar falhas no lado DC.

O submódulo Cascaded Half-Bridge, por consistir em dois submódulos em meia-ponte conectados em série, tem três níveis de tensão. Tem as mesmas vantagens que o submódulo em meia-ponte, mas requer mais semicondutores em condutores. Não funciona nos quatro quadrantes e não é capaz de bloquear falhas no lado DC.

O submódulo double-clamp é capaz de limitar a corrente durante falhas DC. Devido ao número adicional de dispositivos o submódulo apresenta perdas significativas e o seu controlo é complexo.

A comparação das diferentes topologias é resumida na tabela 2.8.

2.2.6.6 Escolha da topologia associada ao primeiro estágio do SST

Como referido em 2.2.5 a tensão do conversor de dois níveis encontra-se limitada pela gama dos dispositivos semicondutores. Um breve estudo de mercado indica que há IGBT's capazes de suportar tensões até 6.5kV. No primeiro estágio de conversão do SST poderiam ser usados dispositivos deste calibre, juntamente com um condensador projetado para 6kV. Contudo, isso tornaria o projeto extremamente caro e derrotaria o propósito da modularidade, que é um dos objetivos desta dissertação. A topologia associada ao primeiro estágio de conversão terá então que ser, necessariamente, do tipo multínível.

Na Tabela 2.9 é efetuada uma comparação das diferentes topologias multínível anteriormente apresentadas. Por apresentarem modularidade limitada, os conversores NPC e FC não são adequados para o projeto em questão. O conversor MMC tem a vantagem de possuir um DC link, adequado para transmissão HVDC, quando comparado com o CHB. No entanto, possui mais componentes, tem um controlo mais complexo e é um sistema mais caro. **O conversor CHB será a topologia associada ao estágio AC/DC do SST.** É altamente modular, mais barato que o MMC e

a ausência do DC link é irrelevante, visto que o sistema será utilizado para efetuar a ligação entre duas redes de distribuição.

2.2.6.7 Escolha da topologia associada ao último estágio do SST

O andar de inversão será ligado a uma rede de baixa tensão de 400V. Uma pequena pesquisa indica que há muitos dispositivos semicondutores no mercado adequados para este nível de tensão com um custo muito competitivo. Por esta razão, **o conversor VSC de dois níveis será a topologia associada ao estágio DC/AC do SST.**

2.2.6.8 Esquemas de modulação PWM associados aos conversores multinível

A modulação por largura de impulsos (PWM) é normalmente utilizada para controlar a tensão de saída de um conversor. A forma de onda desejada é obtida ao fazer-se variar o duty cycle de cada interruptor.

Estes esquemas de modulação, que foram inicialmente desenvolvidos para conversores de dois níveis, foram sendo adaptados para conversores multinível, podendo ser caracterizados em dois grupos principais [30]: modulações baseadas no nível de tensão e modulações baseadas na representação vetorial das três fases.

A seleção da estratégia de modulação não tem implicações com o sistema de controle, visto que se usa o índice de modulação para gerar os pulsos nos interruptores. Contudo, a modulação dita a frequência de comutação, o THD e as perdas por comutação, que são propriedades físicas do conversor.

2.2.6.8.1 Phase-Shifted Carrier Modulation (PSC-PWM)

A modulação PSC-PWM é uma generalização da estratégia de modulação comumente utilizada para conversores de dois níveis [4], onde uma onda portadora, normalmente triangular, é comparada com o sinal de referência para se efetuar uma decisão entre dois níveis de tensão. No PSC-PWM o número de portadoras é aumentado, havendo uma portadora para cada célula do conversor. É introduzido um desfasamento entre cada onda triangular, dado por:

$$\varphi = \frac{360}{L-1} \quad (2.15)$$

Onde L corresponde ao número de níveis. Depois, cada portadora é comparada com o sinal de referência, de onde se efetua a comutação dos interruptores. Por fim, produz-se na saída uma tensão, de caráter multinível, como é evidenciado na Figura 2.20. A desvantagem deste esquema de modulação é que o desfasamento entre portadores diminui com o aumento de níveis, sendo necessária uma alta precisão na geração das mesmas.

2.2.6.8.2 Space Vector Modulation (SVM)

Na modulação SVM, o sinal de referência, originalmente de natureza trifásica, é representado vetorialmente, no eixo $\alpha\beta$, chamando-se agora vetor de referência. No mesmo referencial são




Figura 2.20: PSC-PWM para CHB de sete níveis [4]

projetados os vetores associados com o estado de comutação dos interruptores. Os vetores que produzem uma tensão não nula chamam-se-ão vetores básicos e os vetores que produzem uma tensão nula chamam-se-ão vetores nulos.

Para se sintetizar o vetor de referência é efetuada uma combinação linear entre os vetores básicos e os vetores nulos. Devido à existência de estados redundantes, é uma estratégia de modulação flexível, onde se escolhe o melhor vetor dentro dos estados redundantes, garantindo uma utilização melhor do barramento DC, com um melhor desempenho a nível de harmónicos, entre outros.

Contudo, é uma estratégia de modulação que requiere uma capacidade computacional elevada, especialmente para conversores com muitos níveis. Geralmente, para um conversor de n níveis, há n^3 vetores e $6(n-1)^2$ triângulos no referencial $\alpha\beta$ [31]. Esta natureza exponencial é exposta na Figura 2.21.

2.2.6.8.3 Near-Level Modulation (NLM)

As perdas de comutação são tanto maiores quanto maior for a frequência de comutação. Sendo assim, para um conversor com muitos níveis, a modulação PSC-PWM não é adequada porque, para além de afetar o rendimento global do sistema ao introduzir perdas significativas nos semicondutores, é necessário um desfazamento pequeno entre as ondas portadoras, tornando esta tarefa computacionalmente exigente.

Para diminuir as perdas poderia ser utilizada uma modulação como o SVM, que melhora o rendimento do sistema ao garantir uma melhor utilização do barramento DC, entre outros. Contudo,




Figura 2.21: SVM para conversor de n níveis. [5]

é uma estratégia muito difícil do ponto de vista computacional, como explicado anteriormente.

A modulação NLM é particularmente interessante para conversores com muitos níveis. Ao invés de se utilizarem ondas portadoras ou uma representação vetorial das grandezas do sistema, o sinal de referência é diretamente sintetizado na saída com base no nível de tensão mais próximo capaz de se produzir[32]. Com isto, a frequência de comutação é reduzida, tendo o mesmo valor que a frequência do sinal de referência, minimizando, então, as perdas por comutação. Pode dizer-se, de forma grosseira, que o sinal de referência encontra-se discretizado na saída e quanto maior o número de níveis, maior a resolução. Encontra-se ilustrado na Figura 2.22 este esquema de modulação para um conversor de sete níveis.

É uma estratégia simples e fácil de implementar computacionalmente. No entanto, apresenta uma distorção harmônica muito elevada para um número de níveis reduzido, estando a sua utilização limitada para aplicações de potência muito elevada, como por exemplo, sistemas de transmissão HVDC baseados no conversor MMC.

2.2.6.8.4 Escolha da modulação associada ao CHB

Na Tabela 2.10 é feita uma comparação dos possíveis esquemas de modulação associados aos conversores multinível.

Ainda que apresente uma vantagem significativa no que se trata ao rendimento quando comparada com as outras modulações, o SVM é uma estratégia que requer uma capacidade de processamento altíssima, podendo não ser adequada para aplicações de potência elevada, com muitos




Figura 2.22: Modulação NLM para um conversor de sete níveis [6]

níveis.

O NLM é um algoritmo muito simples e que não requer um grande poder de processamento. No entanto, só se torna eficiente para um número de níveis elevadíssimo (>100). Dado ao caráter do projeto realizado durante esta dissertação, que se enquadra em redes de média tensão, esta modulação não é adequada.

O esquema de modulação associado ao CHB do SST será o PSC-PWM. Para além de ser uma estratégia simples e com uma exigência computacional relativamente baixa, a existência de uma portadora por submódulo torna cada célula independente umas das outras, validando um requisito importante, a modularidade.

2.3 Estágio intermédio: Conversor DC/DC isolado

No estágio intermédio encontra-se conectado o conversor DC/DC isolado, responsável pelo isolamento galvânico entre a entrada e a saída e pela regulação do barramento DC. O uso de um transformador de alta frequência como elemento isolador promove a redução do peso e do volume do SST. [33].

A escolha do circuito conversor do estágio intermédio do SST encontra-se limitada a circuitos bidirecionais. Por conseguinte, os conversores clássicos DC/DC isolados, muito descritos na literatura, tais como o *Flyback*, *Forward*, entre outros, não são adequados para o projeto a ser desenvolvido.

Tabela 2.10: Comparação entre os esquemas de modulação associados aos conversores multinível

	Algoritmo	Exigência Computacional	Observações
PSC-PWM	Simple	Baixa/Média consoante número de níveis	Cada célula tem uma onda portadora
SVM	Complexo	Muito Elevada	Melhora a eficiência do sistema
NLM	Simple	Muito Baixa	Alto THD para número de níveis baixo




Figura 2.23: Dab Monofásico

Sendo assim, há quatro topologias possíveis para o estágio intermédio:

- DAB Monofásico
- DAB Trifásico
- Conversor LLC ressonante
- DAB Multinível, baseado na topologia NPC

2.3.1 DAB Monofásico

Esta topologia apresenta duas pontes completas, nominalmente idênticas, um transformador de alta frequência e uma indutância L , que representa a indutância de fugas do transformador e a indutância responsável pela transferência de energia, como pode ser visto na Figura 2.23. A potência transmitida depende do **duty cycle** dos sinais responsáveis pela comutação das pontes, do desfasamento entre os mesmos, e a frequência de comutação

A vantagem principal desta topologia é o número baixo de componentes passivos e as correntes nos semicondutores, que são partilhadas igualmente[34].

No entanto, as formas de onda das correntes no lado primário e secundário do transformador dependem do ponto de funcionamento, podendo ter valores eficazes muito altos, para certas ocasiões.

2.3.2 DAB Trifásico

O DAB trifásico encontra-se ilustrado na Figura 2.24. Apresenta seis meias-pontes, três no lado primário e três no lado secundário. Requer três indutâncias (não representadas na figura) e três transformadores de alta frequência (ou um transformador trifásico de alta frequência).

A vantagem principal desta topologia é a melhor distribuição das correntes e componentes com menor *rating* de potência quando comparado com o DAB monofásico.

Contudo, o número de componentes é elevado. Com 12 semicondutores as perdas por condução e comutação são elevadas




Figura 2.24: DAB Trifásico

2.3.3 DAB Multinível

O DAB multinível, baseado na tecnologia NPC, é apresentado na Figura 2.25. O conversor em ponte completa que estaria no lado primário/secundário é substituído por um conversor NPC, de três níveis. Assim, esta topologia trabalha com tensões mais elevadas, sem que se necessite usar vários DAB's monofásicos em cascata ou semicondutores com um calibre mais elevado.

Contudo, apresenta as desvantagens associadas ao conversor NPC, que são descritas em 2.11.

2.3.4 Conversor LLC ressonante

No conversor LLC as correntes no transformador de alta frequência têm formas de onda praticamente sinusoidais. Isto minimiza as perdas por comutação sendo possível aumentar a frequência de comutação. Nesta topologia há um condensador em série com a indutância L , como se pode observar na Figura 2.26, que bloqueia a tensão DC e previne a saturação do transformador de alta frequência. [34].

Contudo, no conversor LLC, a frequência de comutação é dependente da carga e da tensão estando impossibilitado de operar para situações de carga nula, visto que esta situação requer uma frequência de comutação infinita [34]. Também, por se tratar de um circuito ressonante, o projeto do condensador e da indutância tem que ser meticuloso, representando um problema de otimização mais complexo quando comparado com o projeto de conversores VSI, podendo por em causa a estabilidade do sistema.




Figura 2.25: DAB Multinível, baseado na tecnologia NPC




Figura 2.26: Conversor LLC ressonante

Tabela 2.11: Comparação entre as diversas topologias de conversores DC/DC isolados

	Vantagem Principal	Desvantagem principal
DAB Monofásico	Número de componentes passivos reduzido	Correntes eficazes elevadas
DAB Trifásico	Boa distribuição das correntes	Elevado número de componentes passivos
DAB Multinível	Tensão de operação elevada	Mesmas desvantagens que o conversor NPC
Conversor LLC	Melhor rendimento devido a circuito ressonante	Instável para carga nula




Figura 2.27: Modelo do DAB, sem perdas

2.3.5 Escolha da topologia associada ao estágio intermédio do SST

Na tabela 2.11 é efetuada uma comparação entre as possíveis topologias associadas ao estágio intermédio do SST.

Ainda que apresente um grande rendimento, o conversor LLC é incapaz de operar com carga nula, não sendo adequado para a aplicação pretendida visto que se pretende que o SST seja robusto, capaz de operar em qualquer ponto de funcionamento.

O DAB multinível é extremamente útil para situações de potência elevada pois o conversor NPC distribui a tensão total pelos seus semicondutores. Contudo, para além de apresentar as desvantagens associadas ao NPC, a tensão do barramento DC no projeto a desenvolver será baixa, sendo desnecessário adotar uma solução multinível para o estágio intermédio do SST.

O DAB trifásico é útil para aplicações de potência elevada, com um nível de tensão baixo. No entanto, a aplicação na qual se insere o SST é de potência relativamente baixa, conectado a uma rede de média tensão. O elevado número de componentes passivos e de transformadores de alta frequência não se justifica para esta aplicação.

O DAB monofásico será a topologia associada ao estágio intermédio do SST. Tem um número de componentes passivos reduzido, minimizando o seu preço quando comparado com as outras topologias. É um circuito robusto, capaz de operar em diversos pontos de funcionamento, ainda que isso possa vir a implicar em correntes eficazes altas no lado primário e secundário do transformador de alta frequência. Para potências elevadas, a conexão em paralelo de vários DAB's monofásicos garante que a potência é igualmente distribuída pelos mesmos, tornando o sistema modular.

2.3.6 Esquemas de modulação associados ao DAB

O DAB contém dois conversores em fonte de tensão que se encontram conectados pela indutância L . Assumindo que se trata de um sistema sem perdas, os dois VSC's são, essencialmente, duas fontes de tensão controladas. Assim, é possível obter um modelo simplificado do DAB, que se encontra representado na Figura 2.27, onde V_{pri} e V_{sec} representam a tensão no primário do transformador e a tensão no secundário refletida no primário, respetivamente. Ao fazer-se variar V_{AC1} e V_{AC2} consegue-se controlar o trânsito de potência, havendo vários métodos apresentados na literatura [35].




Figura 2.28: Formas de onda associadas à modulação retangular. [7]

2.3.6.1 Modulação Retangular

Na modulação retangular as pontes H são controladas de modo a que se aplique no primário e no secundário duas ondas quadradas, ambas com duty-cycle de 50%, com a mesma amplitude e frequência, desfasadas entre si. [36].

A principal vantagem deste esquema de modulação é a sua simplicidade. O controlo só tem uma variável, o desfasamento entre as ondas quadradas, que dita o sentido e o valor da potência transmitida. Contudo, pelos seus interruptores comutarem aos pares, a ponte H comporta-se como um circuito em meia-ponte, não usufruindo dos três níveis de tensão que pode ter na sua saída. Isto aumenta as perdas por comutação e o transformador de alta frequência tem correntes cujo seu valor RMS é elevado [36].

As principais formas de onda associadas a este esquema de modulação encontram-se ilustradas na Figura 2.28.

2.3.6.2 Modulação trapezoidal

Para se poder usufruir dos três níveis de tensão capazes de serem produzidos na saída da ponte H foram desenvolvidos novos esquemas de modulação.

Na modulação trapezoidal as ondas quadradas no primário e no secundário são modificadas, de modo a que a comutação entre os estados não nulos da ponte H passem sempre pelo estado zero, havendo menos perdas por comutação desta maneira [36]. Também, dado à presença do estado zero, o valor das correntes RMS no transformador é reduzido. Assim, a modulação trapezoidal, aumenta consideravelmente o rendimento do DAB. Contudo, é um esquema de modulação complexo, porque, para além do desfasamento entre as duas formas de onda, têm que ser controlados os duty-cycles das mesmas.

As principais formas de onda associadas a este esquema de modulação encontram-se representadas na Figura 2.29.




Figura 2.29: Formas de onda associadas à modulação trapezoidal. [8]

2.3.6.3 Escolha da modulação associada ao DAB

Ainda que seja complexa, a modulação trapezoidal resulta num melhor rendimento quando comparada com a modulação retangular. Como o rendimento é um carácter muito importante na produção e distribuição de energia, não faz sentido usar-se uma estratégia de modulação que compromete este critério. Sendo assim, a estratégia de modulação associada ao DAB será a modulação trapezoidal.

2.4 Conclusão

Em Portugal, houve, pelo menos, três ocasiões em que toda a rede do país foi suportada, continuamente, por fontes de energia renovável [37]. Contudo, para o caso concreto da energia solar e da energia eólica, a produção está diretamente relacionada com a luz solar e com o vento. Como é expectável que o uso de energia renovável e geração de energia distribuída venha a aumentar, é necessário dotar à rede uma maior flexibilidade e resiliência a estes comportamentos.

O SST consegue rápida e dinamicamente controlar o trânsito de potência na rede, corrigindo cavas e sobreelevação de tensão, ou mesmo o controlo do fator de potência. Também tem uma alta eficiência para cargas diferentes da nominal. O Transformador de Estado Sólido foi o alvo de estudo deste capítulo.

Foi efetuada uma revisão bibliográfica e foram seleccionadas as topologias associadas aos diferentes estágios de conversão.

À rede de média tensão será conectado um conversor CHB com o esquema de modulação PSC-PWM. Ao conversor CHB serão conectados vários DAB's monofásicos, sendo que o seu número será igual ao número de pontes completas presentes no CHB. A saída de cada DAB será conectada

entre si, formando um barramento DC comum. Depois, a esse barramento DC será conectado um inversor trifásico, de dois níveis, de modo a converter a tensão DC numa tensão AC. Por fim, o inversor trifásico é conectado à rede de baixa tensão.

Capítulo 3

Dimensionamento de cada estágio de conversão

3.1 Introdução

Estando elegida a estrutura do SST a desenvolver, há que projetar e criar um modelo de cada subsistema. A criação destes modelos requer valores de vários parâmetros, tais como a frequência de comutação, indutâncias e capacidades dos diferentes filtros. A disposição física de cada componente também é importante, dado que uma má organização dos mesmos pode resultar num sistema menos compacto ou com perdas maiores. O projeto de cada subsistema tem, então, pelo menos, duas etapas. Na primeira, com base nas especificações e requisitos, calcula-se o número de componentes necessários e os valores associados ao mesmos. Na segunda, é efetuado um estudo de como organizar cada componente fisicamente com o intuito de tornar o sistema compacto e eficiente.

Com este capítulo pretende-se realizar a primeira etapa do projeto de cada subsistema do SST. Na primeira e segunda secção explicar-se-á o projeto dos conversores em fonte de tensão do SST. O CHB, associado ao primeiro estágio de conversão, e o inversor de dois níveis, associado ao último estágio de conversão.

Na terceira secção dimensiona-se o DAB, responsável pelo isolamento galvânico entre a baixa e a média tensão.

3.2 Requisitos e especificações

3.2.1 Requisitos

Dado à função do SST, que é substituir um transformador convencional, oferecendo um nível de funcionalidades superior, os requisitos básicos destes dois sistemas são, em parte, semelhantes. Conectar duas redes, com níveis de tensão diferentes, havendo isolamento galvânico entre o

S_{nom}	100kVA
V_{prim}	6kV
V_{sec}	400V

Tabela 3.1: Especificações do SST a desenvolver

primário e o secundário, capaz de alimentar uma carga isolada, e cumprir com as normas internacionais relativas à segurança e à qualidade de potência. Para além disso, o SST tem um conjunto de funcionalidades adicionais:

- Operar nos quatro quadrantes.
- Compensar o fator de potência.
- Compensar perturbações na rede elétrica:
 1. Cavas de tensão.
 2. Sobretensões.
 3. Distorção harmónica
- Bidirecional.
- Característica Modular.

3.2.2 Especificações

Para o projeto do SST há um número mínimo de parâmetros que devem ser especificados:

- Potência nominal S_{nom}
- Tensão no primário V_{prim}
- Tensão no secundário V_{sec}
- Frequência da rede.

Dado à natureza do SST, que é capaz de operar nos quatro quadrantes, isto é, capaz de controlar a energia ativa e reativa, o parâmetro correspondente ao fator de potência é irrelevante e por isso não é especificado. No entanto, assumindo um sistema que não se encontra poluído por conteúdo harmónico, a potência aparente respeita a Equação 3.1, apresentada seguidamente:

$$|S_{nom}| \leq \sqrt{P^2 + Q^2} = |S| \quad (3.1)$$

Onde P, Q e S representam a energia ativa, reativa e potência aparente, respetivamente.

As especificações do projeto a desenvolver são descritas na Tabela 3.1.

3.3 Conversor CHB

O conversor CHB representa o primeiro estágio de conversão do SST. Tem o papel de retificar a tensão AC de 6kV proveniente da rede. Consiste num filtro de entrada (que não é apresentado na figura), várias pontes H, conectadas em cascata. Para cada ponte há um condensador C , como demonstrado na Figura 2.13. Para o projeto do CHB ser bem sucedido os seguintes parâmetros são necessários:

- Tipo de ligação à rede do CHB. Triângulo ou Estrela.
- Número de pontes H.
- Frequência de comutação.
- Capacidade dos condensadores conectados às pontes H
- Parâmetros do filtro de conexão com a rede.

3.3.1 Tipos de ligação à rede em VSI's. Escolha da ligação à rede do CHB

Para um conversor em fonte de tensão a tensão AC que se produz na saída é dada pela seguinte equação:

$$m_a V_{DC} = V_{ac} \quad (3.2)$$

Onde $m_a \in [0, 1]$, V_{DC} , e V_{ac} correspondem ao índice de modulação, à tensão no barramento DC, e à tensão de saída AC, respetivamente. Conclui-se que a tensão do barramento DC está relacionada com o valor máximo de tensão que se pode produzir na saída.

3.3.1.1 Esquemas de ligação à rede

Para um VSI trifásico, há duas formas de se efetuar a ligação com a rede. Conectando as fases de cada saída do conversor em triângulo/Delta, ilustrado na Figura 3.4 ou em estrela/Wye, ilustrado na Figura 3.2, com um neutro virtual. A tensão barramento do DC de cada fase deve ser maior ou igual que o valor da tensão de pico na sua saída, visto pelo conversor.

O método das componentes simétricas afirma que um sistema trifásico desequilibrado pode ser decomposto em três componentes [38]. Para sistemas com neutro, a sequência homopolar tem um efeito particularmente nefasto, visto que a presença de três fasores iguais faz com que haja uma corrente não nula no neutro.

Como a ligação em triângulo não tem este ponto comum de ligação, a sequência homopolar tem que circular, uniformemente, pelo Delta. Assim, do ponto de vista da rede, o conversor produz correntes simétricas e equilibradas.[39]. Com isto, a sequência zero, na ligação em triângulo, é efetivamente eliminada, não apresentando um risco para o sistema de distribuição.

Contudo, a tensão na saída é a tensão composta, o que implica uma tensão no barramento DC $\sqrt{3}$ superior quando comparado com o caso da ligação em estrela.




Figura 3.1: Esquema de ligação em triângulo para VSI trifásico

Na ligação em estrela a tensão na saída do conversor é a tensão simples da rede, o que implica uma tensão do barramento DC $\sqrt{3}$ inferior quando comparado com o caso da ligação em triângulo. No entanto, tem a grande desvantagem de poder ter correntes no neutro, na presença de desequilíbrios entre fases.

3.3.1.2 Escolha do esquema de ligação à rede do CHB

Para um conversor CHB, assumindo que todos os condensadores conectados às pontes H têm o mesmo nível de tensão e que esse valor mantém-se inalterado, o conversor, do ponto de vista da rede, tem um barramento DC, cujo valor da sua tensão é dado pela soma das tensões individuais de cada condensador. Com esta informação e substituindo V_{DC} na Equação 3.2 obtém-se:

$$m_a N V_C = V_{ac} \quad (3.3)$$

Onde $m_a \in [0, 1]$, N , V_C , e V_{ac} correspondem ao índice de modulação, ao número de pontes H existentes no CHB por fase, à tensão individual de cada condensador conectado a uma ponte H, e à tensão de saída AC, respetivamente.

Para o caso da ligação em triângulo, partindo da Equação 3.4 e assumindo um índice de modulação unitário:

$$N V_C = \sqrt{2} V_{LL_{RMS}} \quad (3.4)$$

Onde $V_{LL_{RMS}}$ corresponde ao valor eficaz da tensão composta da rede.




Figura 3.2: Esquema de ligação em estrela para VSI trifásico

Para o caso da ligação em estrela, dividindo a equação 3.4 por $\sqrt{3}$ obtém-se:

$$NV_c = \frac{\sqrt{2}V_{LL_{RMS}}}{\sqrt{3}} \quad (3.5)$$

Analisando as Equações 3.4 e 3.3.2.1 observa-se que, para a mesma tensão individual V_c , a ligação em triângulo requer um número de pontes H e DAB's quase duas vezes superior ao número de pontes H e DAB's na ligação em estrela equivalente, duplicando o custo total do sistema e aumentando as perdas nos semicondutores. A ligação em triângulo é simplesmente não viável para o projeto pretendido. Ainda que apresente uma vantagem relativa a problemas relacionados com desequilíbrios entre fases, pretende-se produzir, do lado de média tensão, correntes simétricas e equilibradas, havendo pouquíssimas situações em que se possa usufruir da vantagem da ligação em triângulo.

Sendo assim, o esquema de ligação à rede do CHB será **a ligação em estrela**.

3.3.2 Tensão no Barramento DC. Escolha do número de pontes H

3.3.2.1 Tensão no Barramento DC

Ainda que o CHB não apresente um barramento DC, a soma das tensões individuais de cada condensador representa uma grandeza contínua no tempo. Sendo assim, a partir de agora, os termos "Barramento da tensão DC" e "Soma das tensões individuais", para o caso concreto do CHB, serão usados indistintamente.

A tensão no barramento DC é descrita pela Equação . Substituindo $V_{LL_{RMS}}$ pelo valor da rede de 6kV, obtém-se a tensão mínima no barramento DC.

$$NV_c = 4899V \quad (3.6)$$

3.3.2.2 Número de pontes H

O número de pontes H é definido de acordo com a tensão mínima no barramento DC e o calibre dos semicondutores disponíveis. O cálculo do número de níveis não é trivial, dado que um aumento do número de pontes H implica numa redução do conteúdo harmónico, mas um aumento nas perdas dos semicondutores. Um baixo número de níveis tem a desvantagem de necessitar semicondutores com um alto calibre de tensão. Isto requer uma análise económica detalhada, que não foi realizada durante o decorrer da dissertação. Assim, dado à forte presença de interruptores para tensões até 1.2kV no mercado, serão estes os dispositivos a utilizar.

Assumindo que a tensão nas pontes H tem uma variação de 20% em regime permanente, de modo a não ultrapassar o valor máximo de 1.2kV, a tensão na ponte H terá que ter, pelo menos, $V_c = 0.8 \times 1.2kV = 960V$. Contudo, de modo a evitar regimes transitórios em que a tensão pode ultrapassar o valor máximo, a tensão individual de cada condensador é baixada e tem um valor de 800V.

Dividindo a tensão no barramento DC mínima, na equação 3.6, por $V_c = 800$ obtém-se:

$$N = 6.1 \quad (3.7)$$

Como N tem que ser um valor inteiro, arredondando a equação anterior obtém-se:

$$N = 7 \quad (3.8)$$

Multiplicando $N = 7$ por $V_c = 800$, obtém-se a tensão do barramento DC, que é $5600V > 4899V$, respeitando a condição definida no primeiro parágrafo de 3.3.1.1. Conclui-se que o CHB terá sete pontes H por fase.

3.3.3 Capacidade dos condensadores conectados às pontes H

O valor de capacidade, para um VSC convencional, é calculado pela seguinte equação [40]:

$$C = \frac{P_o}{2\pi f V_{dc} \Delta V} \quad (3.9)$$

Onde P_o , f , V_{dc} e ΔV correspondem, ao valor médio da potência ativa, à frequência da rede, à tensão do barramento DC e ao *ripple* pretendido, respetivamente.

Assumindo que o CHB trifásico trabalha com fator de potência unitário, com uma potência cujo seu valor médio é P_o , sem perdas, e que a potência é uniformemente distribuída pelas três fases, a potência em cada ponte H do CHB é dada por:

$$P_{CHB} = \frac{1}{3} \frac{P_o}{N} \quad (3.10)$$

Substituindo na Equação 3.9 V_{DC} por NV_c e P_o por P_{CHB} obtém-se o valor de capacidade necessária para o condensador conectado a uma ponte H:

$$C = \frac{P_o}{6\pi f NV_c \Delta V} \quad (3.11)$$

Seja o ripple no condensador de uma ponte H igual a 5% , para uma potência $P_o = 100kW$ igual à potência nominal, e $V_c = 800V$ obtém-se capacidade:

$$C = 473\mu F \quad (3.12)$$

5% é um valor muito baixo de ripple e diminuir o valor da capacidade faz com que o projeto fique mais económico. Uma capacitância de $400\mu F$ resulta num ripple de 5.92%, o que é um valor aceitável e abaixo de 10%. Por isto, os condensadores das pontes H do CHB terão a capacidade igual a $400\mu F$.

3.3.4 Frequência de comutação

A escolha da frequência de comutação não é trivial dado que um aumento deste valor dá origem a filtros mais pequenos, mas aumenta as perdas por comutação. Contudo, devido à existência de sete pontes H no CHB por fase, a frequência de comutação poderá ser baixa, visto que a frequência total vista pela rede será catorze vezes a frequência de comutação de cada ponte individual [4] . Cada ponte H comutará a 5kHz. Multiplicando este valor por catorze, obtém-se a frequência de comutação total, vista pela rede, igual a 70kHz.

3.3.5 Filtro de conexão à rede

Como explicado em 2.2.2, o filtro L só se torna viável para conversores com uma alta frequência de comutação. O valor de 70kHz é suficientemente alto para se projetar este tipo de filtro.

Como a tensão no barramento DC de um VSC é maior ou igual à tensão de pico da rede, o circuito comporta-se como um conversor do tipo *boost*. As formas de onda de tensão e de corrente na indutância de entrada encontram-se apresentadas na Figura 3.3.

Usa-se o método apresentado em [41], para dimensionar a indutância do filtro.

A corrente de ripple na indutância é dada por:

$$\Delta i_L = \frac{V_i}{L} DT \quad (3.13)$$

$$ripple(\%) \times i_L = \frac{V_i}{L} DT \quad (3.14)$$

Multiplicando por L e dividindo por Δi_L ambos os lados da equação anterior, obtém-se o valor da indutância, para um determinado ripple:

Onde V_i , L , D , e T , representam a tensão de entrada, o valor de indutância, o duty-cycle e o período, respetivamente.

$$L = \frac{V_i}{\text{ripple}(\%) \times i_L} DT \quad (3.15)$$

Assumindo que no CHB, o valor de tensão da rede se mantém constante durante o período em que o valor da corrente aumenta, o ripple de corrente no filtro de entrada é dado pela equação 3.15.

A tensão de entrada é dada por:

$$V_i = \sqrt{\frac{2}{3}} V_{LLRMS}$$

$$V_i = 4899V$$

O duty cycle é dado por:

$$D = 1 - \frac{\sqrt{\frac{2}{3}} V_i}{NV_c}$$

$$D = 0.125$$

A corrente na indutância do filtro é dada por:

$$i_{L_{RMS}} = \frac{P_{nom}}{\sqrt{3} V_{LLRMS}}$$

$$i_{L_{RMS}} = 9.62A$$

O período é dado por:

$$T = \frac{1}{f_{comutacao}}$$

$$T = 14.28\mu s$$

O standard IEEE-519-2014 é muito exigente no que se trata ao conteúdo harmónico da corrente, permitindo um TDD máximo de 5% e uma distorção harmónica individual máxima de 0.3%, para os harmónicos de ordem 35 a 50, como se pode observar na Tabela 2.2. Deve-se projetar o filtro tendo em conta a distorção causada pela frequência de comutação. O harmónico de ordem 100, que corresponde a 5kHz, não se encontra representado na Tabela. À falta de melhor critério, projeta-se o filtro para que o ripple em regime de meia carga seja igual a 0.3%. Isto implica projetar o filtro para um ripple de 0.15%, à plena plena carga. Substituindo os valores na equação 3.15, para um




Figura 3.3: Tensão e corrente para a indutância de entrada de um conversor boost [9]

ripple de 0.15% obtém-se o valor da indutância:

$$L = 61\text{mH} \approx 60\text{mH}$$

O filtro de conexão à rede encontra-se projetado e tem um valor igual a 60mH.

3.3.6 Escolha dos dispositivos semicondutores da ponte H

A escolha de um semicondutor para um projeto relacionado com eletrónica de potência requer um estudo intensivo, havendo a necessidade de se analisarem vários tópicos, tais como, aspetos económicos, o preço de cada semicondutor e aspetos energéticos, verificar a necessidade de um dissipador, cálculo de perdas, entre outros.

De modo a simplificar o processo de seleção de cada componente, a Semikron disponibiliza uma ferramenta online gratuita e fácil de utilizar, que cumpre esta função. A SEMISEL [42].

Visto que o projeto a desenvolver será em ambiente de simulação, o foco principal do SST é o desempenho, sendo o custo um carácter menos importante.

Tabela 3.2: Parâmetros do CHB

Tipo de ligação à rede	Estrela
Número de pontes H por fase	7
Frequência de comutação	5kHz
Condensador nas pontes H	400 μF
Filtro de conexão à rede	$L = 0.06H$

Usando a SEMISEL e tendo em conta o caráter de desempenho, obtêm-se os interruptores associados a cada ponte H- Um módulo SiC SK25MH120TSCp, com uma impressionante eficiência de 99.5% para cada ponte H.

3.3.7 Resumo

Os parâmetros obtidos na secção anterior encontram-se resumidos na Tabela 3.2. O CHB terá uma conexão à rede do tipo **triângulo**, através de um filtro L com indutância igual **0.07H**. O CHB terá **sete** pontes H por fase, sendo que cada uma delas comuta à frequência de **5kHz**. Será usado o módulo **SiC SK25MH120TSCp** para representar cada ponte e o condensador conectado a cada uma delas tem uma capacidade igual **400 μF** .

3.4 Inversor de tensão

O inversor de dois níveis representa o último estágio de conversão do SST. Tem o papel de converter a tensão DC, proveniente dos DAB's, em tensão AC, podendo alimentar uma carga ou conectando-se a uma rede de baixa tensão. Os parâmetros necessários para dimensionar este conversor são, em parte, semelhantes com os parâmetros necessários para projetar o CHB:

- Capacidade do condensador do barramento DC.
- Frequência de comutação.
- Valores do filtro de conexão com a rede

Outro aspeto relevante é que a topologia do inversor de dois níveis não possui neutro, sendo necessário o uso de um transformador triângulo-estrela para alimentar uma carga isolada. Assim, é feita uma modificação na topologia do inversor de dois níveis, acrescentando-se uma quarta meia-ponte ao circuito, formando o neutro, de modo a que se possa alimentar cargas isoladas diretamente. Esta modificação é apresentada na Figura 3.4.

3.4.1 Tensão no barramento DC

Usando a Equação 3.4 e sendo $V_{LLRMS} = 400V$, a tensão mínima no barramento DC é igual a 566V. De forma a diminuir as correntes RMS no transformador de alta frequência presente no estado intermédio e como a tensão no condensador de cada ponte H é igual a 800V, a tensão no barramento DC do inversor de dois níveis será igual a 800V.




Figura 3.4: Inversor de dois níveis modificado

3.4.2 Capacidade do condensador do barramento DC

Usando a equação 3.9, para um ripple igual a 5%, à potência nominal de 100kW, com uma tensão no barramento DC igual a 800V, obtém-se a capacidade do condensador conectado ao barramento DC:

$$C = 5mF$$

3.4.3 Escolha da frequência de comutação e semicondutores

Usando a SEMISEL e olhando para a gama de semicondutores SiC da Semikron, foi efetuado um estudo relativo ao rendimento para várias frequências de comutação, para a potência nominal e corrente estipulada. O objetivo é minimizar o tamanho do filtro de conexão à rede e maximizar a eficiência do inversor. O módulo SiC SKM350MB120SCH17 apresenta um rendimento de 99.44% com uma frequência de comutação igual a 5kHz. São valores muito razoáveis. O inversor comutará a 5kHz com os semicondutores apresentados acima.

3.4.4 Filtro de conexão à rede

Dado à frequência de comutação relativamente baixa, um filtro de conexão à rede do tipo L resultaria numa indutância com valor muito elevado. Assim, para este caso, é mais sensato projetar um filtro LCL. Para o dimensionamento do filtro é usado o método apresentado em [43], que segue os seguintes passos:

1. Calcular a impedância e capacitância de base:

$$Z_b = \frac{V_{LL_{RMS}}^2}{P_{nom}} = \frac{400^2}{100kW} = 1.6pu \quad (3.16)$$

$$C_b = \frac{Z_b}{2\pi f_{rede}} = \frac{1}{1.6} 2\pi \times 50 = 5.09mF \quad (3.17)$$

2. Projetar a indutância em função do ripple de corrente pretendido:

- Usando o método apresentado em 3.3.5, para um ripple de 10 % e frequência de comutação igual a 5kHz, obtem-se a indutância:

$$L_f = 800\mu H$$

O valor total da indutância do filtro deve ser inferior a 10% da impedância total para limitar a queda de tensão durante a operação. Verificando esta condição:

$$\frac{\omega L}{Z_b} = \frac{2\pi \times 50 \times 800u}{1.6} = 15.71\% > 10\%$$

800uH não é um valor adequado. Voltando a projetar a indutância, desta vez para um ripple de 25%:

$$L_f = 320\mu H$$

Voltando a verificar a condição de queda de tensão:

$$\frac{\omega L}{Z_b} = \frac{2\pi \times 50 \times 320u}{1.6} = 6.28\% < 10\%$$

Como 320μH é um valor adequado será este o valor a usar.

3. Projetar o condensador em função da percentagem de energia reativa absorvida pelo filtro:

$$C_f = xC_b$$

Onde x representa a percentagem de energia reativa absorvida. Para $x = 5\%$, que é um valor comum:

$$C_f = 255\mu F$$

4. Calcular indutância da rede:

$$aL_f = L_g$$

Onde a é um fator multiplicativo e L_g é a indutância da rede. O valor de a é obtido com a seguinte equação:

$$\delta = \frac{1}{|1 + a(1 - L_f C_f (2\pi f_s)^2)|}$$

Tabela 3.3: Parâmetros do inversor

Frequência de comutação	5kHz
Condensador do barramento DC	5mF
Filtro de conexão à rede	$L_f = 320\mu H, C_f = 255\mu F, L_g = 160\mu H$

Onde δ corresponde à atenuação harmónica pretendida à frequência de comutação f_s .

Usando $a = 0.5$, que é um valor típico:

$$L_g = 160\mu H$$

5. Verificar a seguinte condição de ressonância:

$$10f_g \leq f_{res} \leq f_s\omega/2$$

A frequência de ressonância é dada por:

$$f_{res} = \frac{1}{2\pi} \sqrt{\frac{L_g + L_f}{L_g L_f C_f}} = 966Hz$$

Verificando a condição de ressonância:

$$500 < 966 < 2500$$

Verifica-se a condição de ressonância

Encontra-se projetado o filtro de conexão à rede.

3.4.5 Resumo

Os parâmetros obtidos na secção anterior encontram-se resumidos na Tabela 3.3. O inversor comutará a **5kHz**, conectando-se à rede de baixa tensão através de um filtro LCL, com **$L_f = 320\mu H$** , **$C_f = 255\mu F$** , **$L_g = 160\mu H$** . Será usado o módulo **SiC SKM350MB120SCH17** para representar cada meia-ponte do inversor.

3.5 Dual Active Bridge

O conversor DAB representa o estágio intermédio de conversão do SST. É responsável pelo isolamento galvânico entre o primário e o secundário do transformador. De modo a projetar o sistema, são necessários os seguintes parâmetros:

- Potência transmitida
- Razão de transformação do transformador de alta frequência

- Frequência de comutação das pontes H
- Valor da indutância responsável pela transferência de potência
- Capacidade do condensador de saída.

3.5.1 Potência transmitida

A potência em cada um dos DAB's, assumindo um sistema trifásico equilibrado é dada pela Equação 3.10.

$$P_{DAB} = 4761W$$

De modo a que o sistema consiga lidar com regimes transitórios, em que o valor da potência transmitida é ligeiramente superior à potência em regime nominal, a potência para a qual cada DAB é projetado é ligeiramente maior que valor obtido na equação anterior. A potência em cada DAB será igual a 5kW. Permite que o sistema continue em funcionamento em caso de falha de um dos submódulos e é capaz de lidar com regimes transitórios.

3.5.2 Razão de transformação do transformador de alta frequência

A razão de transformação do transformador de alta frequência presente no estágio intermédio depende da tensão de entrada e de saída do DAB. Deve ter um valor próximo de 1 de modo a que as correntes RMS do transformador sejam minimizadas [44]. Assim, como a tensão DC em ponte H tem a mesma tensão que o barramento DC do inversor, a razão de transformação é igual a um.

3.5.3 Frequência de comutação das pontes H e indutância responsável pela transferência de potência

A potência transmitida para um DAB com modulação trapezoidal é dada por [44]:

$$P = \text{sgn}(\varphi) \frac{nV_1V_2 \cdot \left[2nV_1V_2 (\pi^2 - 2\varphi^2) - (V_1^2 + (nV_2)^2) \cdot (\pi - 2|\varphi|)^2 \right]}{4\pi^2 f_s L \cdot (V_1 + nV_2)^2} \quad (3.18)$$

Onde V_1 e V_2 correspondem às tensões de entrada e saída, respetivamente; n à razão de transformação; f_s à frequência de comutação; L à indutância responsável pela transferência de energia; φ ao desfasamento entre a tensão do primário e secundário, em radianos.

Analisando a equação anterior, conclui-se que, para a mesma potência e desfasamento, uma indutância menor implica uma frequência de comutação maior e vice-versa. Em parte, pretende ter-se uma frequência de comutação elevada, para reduzir o tamanho do transformador e da indutância. Contudo, quanto maior a frequência maior serão as perdas. A maior parte da literatura relativa ao DAB refere uma frequência de comutação próxima dos 20 kHz [45, 46, 47, 48]. Assim, para a escolha da frequência de comutação seguir-se-á esta indicação.

Substituindo na Equação 3.18 φ por $\frac{\pi}{4}$ rad, que é um valor comum para o projeto deste tipo de conversor, f_s por 25kHz, e P por 5kW, resolvendo em ordem a L obtém-se o valor da indutância:

$$L = 400\mu H$$

Como a equação 3.18 é referente ao modelo do DAB sem perdas, para compensar eventuais imprecisões e erros de cálculo, baixa-se o valor da indutância para que o valor da potência transmitida seja maior a $\pi/4$ rad.

$$L = 330\mu H$$

Inserindo $L = 330\mu H$ na Equação 3.18, para $\varphi = \frac{\pi}{4}$ e $f_s = 25kHz$ obtém-se a potência transmitida:

$$P = 6kW$$

Assim, encontra-se dimensionada a indutância responsável pela transferência de energia e a frequência de comutação de cada ponte H.

3.5.4 Escolha dos dispositivos semicondutores

Visto que o custo unitário de cada semicondutor é menor quanto maior for o número de semicondutores comprados, optou-se por usar a mesma ponte H do CHB. O módulo SiC SK25MH120TSCp.

Ao efetuar-se um estudo relativo ao rendimento, na SEMISEL, para o módulo SiC acima apresentado e para os parâmetros funcionais do DAB, também definidos anteriormente, obtém-se um rendimento de 99.09% por cada ponte H.

3.5.5 Capacidade do condensador de saída

Os DAB's são conectados de modo a que exista um barramento DC comum, que alimenta o inversor. A capacidade do condensador conectado ao barramento DC do inversor foi calculada em 3.4.2:

$$C = 5mF$$

Assumindo que os DAB's são nominalmente iguais, a capacidade de 5mF é igualmente dividida pelos mesmos. Como há 21 DAB's a capacidade do condensador de saída de cada um dos mesmos é dada por:

$$C = \frac{5m}{21} = 238\mu F$$

Arredondando para um valor comercial standard:

$$C = 220\mu F$$

Tabela 3.4: Parâmetros do DAB

Tensão de entrada	800V
Tensão de saída	800V
Frequência de comutação	25kHz
Filtro CLC de saída	$C = 220\mu F, L = 22\mu H$

3.5.6 Interligação de DAB's. Filtro CLC

As saídas dos DAB's encontram-se conectadas ao mesmo ponto, formando um barramento DC comum. Dado que cada DAB é responsável pela injeção de uma corrente no sistema, os mesmos têm que ser desacoplados. Esse desacoplamento será efetuado por um filtro CLC, cujo circuito pode ser observado na Figura 3.6. A função de transferência é dada por [49]:

$$\frac{V_o(s)}{V_{in}(s)} = \frac{1}{1 + s^2LC} \quad (3.19)$$

A frequência de corte é dada por:

$$f_c = \frac{1}{2\pi} \sqrt{\frac{1}{LC}} \quad (3.20)$$

Ao projetar-se este filtro tem que ser em atenção alguns aspectos:

1. Por se tratar de um sistema bidirecional, o filtro necessita de filtragem semelhante nos dois sentidos. Assim, a capacidade dos dois condensadores será igual. Este valor foi projetado anteriormente e tem um valor igual a $220\mu F$.
2. A frequência de corte do filtro é projetada uma década abaixo da frequência de comutação do conversor DAB, por forma a produzir uma atenuação da frequência de comutação igual a 40dB, resultando numa redução do sinal para 1%.

Para uma frequência de corte igual a 2.5kHz, que é 10 vezes menor que a frequência de comutação do DAB obtém-se o valor da indutância do filtro:

$$L = 18.42\mu H$$

Usando um valor comercial, $L = 22\mu H$, o que implica uma frequência de corte igual a 2.29kHz. O filtro CLC com os parâmetros calculados anteriormente introduz uma atenuação de 11.5 dB à frequência de comutação do inversor e uma atenuação de 41.5dB à frequência de comutação do DAB, como se pode ver no Diagrama de Bode da Figura 3.5. São valores aceitáveis. Com isto, encontra-se projetado o filtro CLC para para interligar os DABs.

3.5.7 Resumo

Os parâmetros obtidos na secção anterior encontram-se resumidos na Tabela 3.4. A tensão de entrada e saída têm o mesmo valor, **800V**. Utilizar-se-á o módulo **SiC SK25MH120TSCp** para




Figura 3.5: Filtro CLC




Figura 3.6: Filtro CLC

representar cada ponte H, que comutarão a **25kHz** com **modulação trapezoidal**. O filtro de saída tem dois condensadores, com a mesma capacidade de **220 μ F**, e uma indutância com **22 μ H**.

3.6 Sumário

No capítulo anterior foram dimensionados os subsistemas associados ao SST, consoante os requisitos pretendidos.

Inicialmente, dimensionou-se o CHB, através do uso de equações e procedimentos bem descritos na literatura.

Em seguida, a topologia do inversor de dois níveis foi alterada, para uma configuração com uma meia-ponte adicional, criando o neutro para cargas isoladas. Depois da alteração à topologia, o inversor foi dimensionado, usando o mesmo procedimento usado para o projeto do CHB, com adaptações para a topologia de dois níveis.

Por fim, dimensionou-se o Dual Active Bridge, o estágio intermédio de conversão. O esquemático do SST a desenvolver encontra-se ilustrado na Figura 3.7




Figura 3.7: Esquemático do SST

Ao analisarem-se os procedimentos e métodos de projeto enunciados neste capítulo, observa-se que o sistema é modular. Para outras configurações com requisitos diferentes, basta apenas alterar os valores usados nas equações e projetar os subsistemas convenientemente.

A disposição física dos componentes também é um aspeto importante em projetos de engenharia. No entanto, isto requer uma análise meticulosa e é um processo moroso. Optou-se por não analisar a disposição física de cada componente, dado que não faz parte do âmbito desta dissertação.

O controlo de cada subsistema e do SST são alvo de estudo nos próximos capítulos.

Capítulo 4

Controlo de cada estágio de conversão

4.1 Introdução

Após o dimensionamento dos componentes dos subsistemas do SST, há que desenvolver uma metodologia de controlo para o mesmos. Dado ao critério da modularidade, deve haver um controlador distinto e robusto para cada estágio de conversão. Assim, cada subsistema deve ser capaz de funcionar isoladamente, independente dos outros.

Neste capítulo projetar-se-ão os diversos controladores, responsáveis pelo controlo de cada estágio de conversão, sendo que é ilustrado uma visão geral de cada um dos mesmos na Figura 4.1.

A primeira secção aborda o controlo de conversores em fonte de tensão, juntamente com o sistema responsável pelo sincronismo entre os conversores e a rede. Adapta-se a metodologia de controlo apresentada na literatura para situações anormais, tais como cavas de tensão ou redes poluídas por conteúdo harmónico.

Na segunda secção analisa-se o CHB. Explica-se o controlo da tensão global do barramento DC e valida-se o desempenho dos controladores através da simulação deste subsistema, isolado, no Simulink.

Na terceira secção analisa-se o inversor de tensão enquanto um sistema conectado à rede de baixa tensão ou como um elemento gerador de uma microrrede isolada. Realiza-se uma modificação à modulação, para comutar o quarto braço. Realizam-se simulações isoladas deste subsistema para os dois modos de funcionamento acima descritos.

Na quarta secção aborda-se o DAB. Expõe-se o diagrama de blocos do seu controlo e explica-se a forma como são balanceadas as tensões nos condensadores de cada ponte H do CHB. Realizam-se simulações deste sistema isolado, a fim de averiguar o desempenho de cada controlador.




Figura 4.1: Visão geral dos controladores presentes no SST.

4.2 Controlo de VSC's conectados à rede. Voltage Oriented Control (VOC)

O controlo de VSC's conectados a uma rede ou a outro sistema de natureza trifásica baseia-se na transformação dq0, que é a representação matemática das transformações de Clarke e de Park.

Com esta técnica pretende-se representar as grandezas a controlar num referencial que roda com a mesma frequência que os sinais AC. Assim, as grandezas a controlar são vistas como valores contínuos no tempo e são controladas neste domínio.

Este tipo de controlo tem o nome de Voltage Oriented Control (VOC) [50] e é a metodologia usada pelo CHB e pelo inversor de dois níveis do SST.

4.2.1 Diagrama de blocos do VOC

O diagrama de blocos do VOC, para um VSC genérico, é apresentado na Figura 4.2. Primeiramente, as medições das tensões de fase passam por um PLL, responsável pelo sincronismo entre o sistema e a rede, de onde se extrai o ângulo de fase $\theta / \omega t$ e as tensões da rede no domínio dq. Depois, as correntes de fase são filtradas por um filtro passa-baixo e são transformadas para o domínio dq usando os dados do PLL. Seguidamente, gera-se a tensão v_{c_d} e v_{c_q} que se deve ter na saída do conversor para que as correntes i_d e i_q sejam controladas. Por fim, efetua-se a transformação de Clarke-Parke inversa e comuta-se o conversor usando uma estratégia de modulação, que fica à escolha do engenheiro projetista.




Figura 4.2: Diagrama de blocos do VOC para um VSC genérico, conectado à rede[10].

4.2.2 Phase-Locked Loop (PLL)

O PLL garante o sincronismo entre o VSC e a rede. É, portanto, um sistema crítico porque o seu desempenho afeta diretamente a eficiência do controlo em malha fechada do VSC. Cavas de tensão, um alto conteúdo harmónico, entre outros, são problemas comuns para sistemas conectados à rede. O PLL tem que ser capaz de eliminar estas anormalidades e produzir na sua saída sinais coerentes com o que se esperaria para uma rede ideal.

4.2.2.1 SRF-PPL

Assumindo um sistema trifásico equilibrado e sem distorção harmónica, a aplicação direta da transformada de Park às tensões do sistema resulta em:

$$\begin{bmatrix} v_d \\ v_q \\ v_o \end{bmatrix} = V_{rede} \begin{bmatrix} \cos(\omega t - \theta) \\ \sin(\omega t - \theta) \\ 0 \end{bmatrix} \quad (4.1)$$

Onde V_{rede} corresponde à tensão da rede, ωt é a frequência da rede e θ é a estimação do PLL. Quando a estimação do PLL é precisa, $\omega t - \theta \approx 0$. Usando a aproximação para ângulos pequenos, $\sin(\omega t - \theta) \approx \omega t - \theta$. Nesta situação, a tensão v_q é dada por:

$$v_q \approx V_{rede}(\omega t - \theta) \quad (4.2)$$

Assim, a tensão v_q é controlada para zero de modo a tornar o erro de estimação nulo, podendo-se extrair corretamente a frequência de rede.




Figura 4.3: SRF-PLL. Diagrama de blocos

Este PLL denomina-se como Synchronous Reference Frame PLL (SRF-PLL) [51] e o seu diagrama de blocos é apresentado na Figura 4.3.

4.2.2.2 DDSRF-PLL

O método das componentes simétricas afirma que um sistema trifásico desequilibrado pode se decomposto em três sistemas equilibrados [38]. A tensões de qualquer sistema trifásico, não considerando o conteúdo harmónico é dada por:

$$v = V_{pos} \begin{bmatrix} \cos(\omega t) \\ \cos(\omega t - 2\pi/3) \\ \cos(\omega t - 4\pi/3) \end{bmatrix} + V_{neg} \begin{bmatrix} \cos(\omega t) \\ \cos(\omega t - 4\pi/3) \\ \cos(\omega t - 2\pi/3) \end{bmatrix} + V_0 \begin{bmatrix} 1 \\ 1 \\ 1 \end{bmatrix} \quad (4.3)$$

Onde V_{pos} , V_{neg} e V_0 correspondem à sequência positiva, negativa e zero, respetivamente. Aplicando a transformada de Clark a 4.3:

$$v_{\alpha\beta} = V_{pos} \begin{bmatrix} \cos(\omega t) \\ \sin(\omega t) \end{bmatrix} + V_{neg} \begin{bmatrix} \cos(-\omega t) \\ \sin(-\omega t) \end{bmatrix} \quad (4.4)$$

Seja $x_{\alpha\beta} = \vec{x}_\alpha + jx_\beta$, reescrevendo a equação :

$$v_{\alpha\beta} = V_{pos} e^{j\omega t} + V_{neg} e^{-j\omega t} \quad (4.5)$$

Aplicando a transformada de Park, $\vec{x}_{\alpha\beta} e^{-j\omega t}$, para a sequência positiva, a 4.5:

$$v_{dq_{pos}} = V_{pos} \begin{bmatrix} 1 \\ 0 \end{bmatrix} + V_{neg} \begin{bmatrix} \cos(-2\omega t) \\ \sin(-2\omega t) \end{bmatrix} \quad (4.6)$$

Aplicando a transformada de Park, $\vec{x}_{\alpha\beta} e^{j\omega t}$ para a sequência negativa, a 4.5:

$$v_{dq_{neg}} = V_{pos} \begin{bmatrix} \cos(-2\omega t) \\ \sin(-2\omega t) \end{bmatrix} + V_{neg} \begin{bmatrix} 1 \\ 0 \end{bmatrix} \quad (4.7)$$

Ao analisarem-se as Equações 4.6 e 4.7 repara-se que, para um sistema desequilibrado, $v_{dq_{pos}}$ encontra-se acoplado a $v_{dq_{neg}}$ pelos termos $\cos(-2\omega t)$ e $\sin(-2\omega t)$ e vice-versa. Não é válida a




Figura 4.4: DDSRF-PLL. Diagrama de blocos

aproximação para ângulos pequenos e o SRF-PLL pode não estimar corretamente a frequência da rede.

Na metodologia proposta em [52], em vez de se efetuar uma transformação usando a estimação da frequência, efetuam-se duas. Uma para extrair a sequência positiva e outra para extrair sequência negativa. Depois, as sequências obtidas são desacopladas uma das outras. No final, como $v_{dq_{pos}}$ não depende da sequência negativa, é válida a aproximação para ângulos pequenos e extrai-se a frequência da rede usando o mesmo método do SRF-PLL.

Este PLL denomina-se como Decoupled Double Synchronous Reference Frame PLL (DDSRF-PLL) [52] e o seu diagrama de blocos encontra-se representado na Figura 4.4.

4.2.2.3 Projeto do PLL para o CHB e para o inversor. Calibração do controlador PI

O PLL contém um controlador PI que precisa de ser calibrado. O diagrama de blocos onde o mesmo se insere encontra-se representado na Figura 4.3. Como referido anteriormente, para $\omega t \approx \theta$, a tensão v_q é dada pela Equação 4.2. Desta maneira, o PLL pode ser visto como um sistema linear cujo diagrama de blocos é apresentado na Figura 4.5:

O filtro, que se encontra fora da malha de controlo, garante que w_t não apresenta oscilações devido a conteúdo harmónico, assegurando a validade da aproximação para ângulos pequenos.

O erro é multiplicado por V_{rede} para que se consiga obter v_q , de acordo com a Equação 4.2. No entanto, como as grandezas do PLL são representadas em pu e a tensão de base é igual à tensão da rede, $V_{rede} = 1$. Desta maneira, o PLL pode ser projetado para qualquer nível de tensão.




Figura 4.5: Diagrama de blocos do PLL linearizado.

A função de transferência do PLL, tendo em conta o período de amostragem, é um atraso com um elemento integrador [53].

$$G(s) = \frac{1}{1 + sT_{PLL}} \frac{1}{s} \quad (4.8)$$

Onde T_{PLL} corresponde ao período de amostragem e deve ter um valor baixo. Sendo assim, escolhe-se um valor quinhentas vezes inferior à frequência da rede. $T_{PLL} = 1/(500 \times 50) = 40\mu s$

O filtro usado é do tipo notch, com frequência de corte seis vezes superior à frequência da rede e com fator de qualidade unitário, para filtrar o quinto e o sétimo harmónico.


A ferramenta Sisotool do Matlab é utilizada para calibrar o PI. Defini-se uma largura banda igual à frequência angular da rede, $w_c = 2\pi 50$, e um margem de ganho igual aproximadamente igual a 80 graus. Obtêm-se os ganhos, $K_p = 315, K_i = 6200$. O sistema apresenta pouco overshoot e um erro nulo em regime permanente, com a largura de banda e margem de fase mencionadas anteriormente, como se pode observar na Figura 4.6.

4.2.2.4 Comparação entre SRF-PLL e DDSRF-PLL

Para se comparar o desempenho entre os dois PLL's apresentados, efetua-se uma simulação de uma rede de 6kV, com uma cava de tensão entre 0.15s a 0.25s, em MATLAB/Simulink. Os controladores PI de ambos os sistemas têm os mesmos ganhos, $K_p = 200$ e $K_i = 1000$. O desempenho dos dois PLL's encontra-se ilustrado na Figura 4.7. Repara-se que o DDSRF-PLL consegue readquirir rapidamente a frequência da rede numa situação de desequilíbrio. O SRF-PLL, em contrapartida, tem oscilações indesejadas e só volta a readquirir corretamente a frequência da rede no momento em que a cava deixa de estar ativa. Por apresentar um desempenho melhor que o SRF-PLL, o DDSRF-PLL será utilizado para efetuar o sincronismo entre o CHB e a rede de média tensão e entre o inversor e a rede de baixa tensão.

4.2.3 Controlo das correntes no referencial dq0

No VOC as correntes são representadas por duas grandezas contínuas. As correntes i_d e i_q , responsável pelo trânsito energia ativa e pelo trânsito de energia reativa, respetivamente [54].

Figura 4.6: Resposta ao degrau e diagrama de bode da PLL. $K_p = 315, K_i = 6200$




Figura 4.7: Rede de 6kV com cava de tensão entre 0.15s a 0.25s. Comparação de desempenho entre DDSRF-PLL (em cima) e SRF-PLL (em baixo).

Para se derivar as equações de um VSC genérico no domínio dq0 começa-se por aplicar as leis de Kirchoff ao circuito da Figura 4.8:

$$\begin{bmatrix} V_{c_a} - V_{g_a} \\ V_{c_b} - V_{g_b} \\ V_{c_c} - V_{g_c} \end{bmatrix} = L \frac{d}{dt} \begin{bmatrix} i_a \\ i_b \\ i_c \end{bmatrix} + R \begin{bmatrix} i_a \\ i_b \\ i_c \end{bmatrix} \quad (4.9)$$

Na sua forma vetorial:

$$V_c - V_g = L \frac{d}{dt} \vec{i} + R \vec{i} \quad (4.10)$$

Aplicando a transformada de Clarke à equação anterior:

$$\vec{V}_{c_{\alpha\beta}} - \vec{V}_{g_{\alpha\beta}} = \vec{V}_{L_{\alpha\beta}} = L \frac{d}{dt} \vec{i}_{\alpha\beta} + R \vec{i}_{\alpha\beta} \quad (4.11)$$

Aplicando a transformada de Park, usando a representação fasorial dos vetores, $\vec{x}_{dq} = \vec{x}_{\alpha\beta} e^{j\omega t}$:




Figura 4.8: VSC conectado à rede.

$$(V_{L_d} + jV_{L_q})e^{j\omega t} = L \frac{d}{dt} ([i_d + ji_q]e^{j\omega t}) + R(i_d + ji_q)e^{j\omega t} \quad (4.12)$$

$$(V_{L_d} + jV_{L_q})e^{j\omega t} = L \frac{d}{dt} (i_d + ji_q)e^{j\omega t} + j\omega L(i_d + ji_q)e^{j\omega t} + R(i_d + ji_q)e^{j\omega t} \quad (4.13)$$

$$(V_{L_d} + jV_{L_q}) = L \frac{d}{dt} (i_d + ji_q) + j\omega L(i_d + ji_q) + R(i_d + ji_q) \quad (4.14)$$

$$(V_{L_d} + jV_{L_q}) = L \frac{d}{dt} (i_d + ji_q) + j\omega Li_d - \omega Li_q + Ri_d + jRi_q \quad (4.15)$$

$$(V_{L_d} + jV_{L_q}) = L \frac{d}{dt} (i_d + ji_q) + (Ri_d - \omega Li_q) + j(Ri_q + \omega Li_d) \quad (4.16)$$

$$\begin{cases} V_{L_d} = L \frac{d}{dt} (i_d) + Ri_d - L\omega i_q \\ V_{L_q} = L \frac{d}{dt} (i_q) + Ri_q + L\omega i_d \end{cases} \quad (4.17)$$

$$\begin{cases} V_{c_d} - V_{g_d} = L \frac{d}{dt} (i_d) + Ri_d - L\omega i_q \\ V_{c_q} - V_{g_q} = L \frac{d}{dt} (i_q) + Ri_q + L\omega i_d \end{cases} \quad (4.18)$$

Aplicando a transformada de Laplace a 4.18:

$$\begin{cases} V_{c_d} - V_{g_d} = (Ls + R)i_d - L\omega i_q \\ V_{c_q} - V_{g_q} = (Ls + R)i_q + L\omega i_d \end{cases} \quad (4.19)$$




Figura 4.9: Controlo da corrente i_d em malha fechada.

Resolvendo em ordem a i_d e i_q , que são as grandezas a controlar:

$$\begin{cases} i_d = (V_{c_d} - V_{g_d} + L\omega i_q) \left(\frac{1}{Ls+R} \right) \\ i_q = (V_{c_q} - V_{g_q} - L\omega i_d) \left(\frac{1}{Ls+R} \right) \end{cases} \quad (4.20)$$

O diagrama de blocos do controlo da corrente i_d em malha aberta é apresentado na Figura 4.10.

Acrescentando-se realimentação negativa, assumindo que $G_c(s)$ é a função de transferência do controlador no referencial dq, o diagrama de blocos do controlo da corrente i_d em malha fechada é ilustrado pela Figura 4.9.




Figura 4.10: Controlo da corrente em malha aberta.

Ao analisar a Figura 4.9 com mais detalhe, repara-se que i_d encontra-se acoplado a i_q pelo termo $L\omega i_q$ e a $-v_{g_d}$. Assim, ao adicionar-se $v_{g_d} - L\omega i_q$ à saída do controlador, efetua-se o desacoplamento entre as três variáveis. O diagrama de blocos do controlo em malha fechada da corrente i_d , desacoplada da corrente i_q e da tensão v_{g_d} é dado pela Figura 4.11.




Figura 4.11: Controlo da corrente em malha fechada, com desacoplamento.

Para o controlo da corrente i_q realiza-se um processo semelhante, adicionando-se $L\omega i_d - v_{g_q}$ à saída do controlador para desacoplar as três variáveis.

Por se tratar de um sistema de primeira ordem, o controlador é simples, sendo do tipo PI, para a maior parte dos casos apresentados na literatura [55, 56, 57, 58].

No diagrama de blocos da Figura 4.11 não se encontra representado o bloco responsável pela modulação. A literatura indica que a mesma é representada por um atraso igual ao período de comutação T_c , com ganho igual a à tensão do barramento DC [58, 59]. Assim, o diagrama de blocos do controlo da corrente i_d , tendo em conta a modulação, é apresentado na Figura 4.12. O ganho $\frac{1}{I_{base}}$ converte a grandeza i_d para a sua representação em pu, onde I_{base} corresponde à corrente de base. Este bloco pode ser omitido, caso não se deseje controlar a corrente no sistema por unidade.




Figura 4.12: Diagrama de blocos do VOC, com função de transferência da modulação.

Deve-se notar que, em muitas situações, não se pretende controlar o valor de i_d diretamente. Nesses casos, gera-se uma referência i_d para controlar outra grandeza. Num retificador ativo, por exemplo, pretende-se controlar a tensão no barramento DC, e não a corrente i_d diretamente.

4.2.4 VOC modificado para pontos de funcionamento não ideais

Uma rede não ideal, com distorção harmónica ou com fases não equilibradas, afeta negativamente os sistemas que se encontram conectados à mesma. O VSC deve ser capaz de mitigar estes problemas, garantindo que as correntes nas fases tenham um conteúdo harmónico que respeita o standard IEEE-519-2014 e que sejam equilibradas. Para atingir este objetivo, acrescentam-se controladores ao VOC com o intuito de controlar as grandezas responsáveis pelas falhas.

4.2.4.1 Distorção harmónica

Para se implementar compensação harmónica faz-se uso de um controlador num novo referencial, que roda com a mesma velocidade do harmónico que se pretende controlar. Isto implica substituir o termo ωt na Transformada de Park por $h\omega t$, onde h corresponde à ordem do harmónico a compensar, podendo ter um valor positivo ou negativo, dependendo se a sequência é positiva ou negativa.

Dado às propriedades da Transformada de Park, o harmónico de ordem h terá um valor constante no tempo no novo referencial, podendo ser controlado da mesma maneira indicada em 4.2.3. Em VSC'S conectados à rede é típico as fases encontrarem-se poluídas pelo quinto e sétimo e harmónico [60]. Por se tratar de uma sequência negativa, o novo referencial para o quinto harmónico roda a $-5\omega t$. O novo referencial para o sétimo harmónico roda a $7\omega t$.

4.2.4.2 Sistema desequilibrado

Como se pode observar em 4.2.2.2 a sequência negativa é a principal causa de desequilíbrio num sistema trifásico. Assim, ao regular-se esta grandeza, controla-se diretamente o desequilíbrio.

Empregam-se dois controladores, um para controlar a sequência positiva, responsável pelo trânsito de energia ativa e reativa, e outro para controlar a sequência negativa, para minimizar possíveis desequilíbrios nas fases.

Como a sequência negativa tem direção oposta à sequência positiva usa-se $-\omega t$ na transformada de Park.

4.2.4.3 Diagrama de Blocos VOC modificado para pontos de funcionamento não ideais

O Diagrama de Blocos VOC modificado para pontos de funcionamento não ideais encontra-se representado na Figura 4.13.

Primeiramente, extrai-se a frequência da rede através do PLL (que não está representado na Figura). Depois, representam-se as grandezas a controlar nos seus referenciais. Consequentemente, as correntes são reguladas, sendo este processo representado pelo bloco "id, iq controller". Como se pretende uma rede ideal, sem falhas, as correntes responsáveis por estes problemas são reguladas para zero. Seguidamente, efetua-se a transformada inversa de Park para que todas as grandezas sejam representadas no referencial abc e soma-se a contribuição individual de cada controlador. Por fim, os interruptores do conversor comutam para que se tenha no VSC a tensão pretendida.

Como se pretende um controlo robusto, capaz de mitigar falhas, será esta a estratégia a usar pelo CHB e pelo inversor do SST. A geração da referência i_d é distinta para os dois casos e será explicada nas secções relativas ao CHB e ao inversor.

4.3 CHB

O primeiro estágio de conversão do SST é responsável pela retificação da tensão da rede, convertendo-a numa tensão contínua. Assim, o CHB trata-se de um retificador ativo. O seu controlo é bem descrito na literatura e é normalmente utilizado um controlador PI para gerar a referência i_d , para o controlador da sequência positiva do VOC modificado [61, 61, 62]. Com esta informação, apresenta-se o diagrama de blocos do controlo do CHB na Figura 4.14. É constituído pelo controlador VOC modificado, apresentado anteriormente, e por um controlador PI que gera a referência i_d para que se regule a tensão no barramento DC, a partir da tensão DC média das três fases. O controlo da tensão individual de cada submódulo é responsabilidade do DAB e será explicado na sua respetiva secção.




Figura 4.13: Diagrama de Blocos VOC modificado para pontos de funcionamento não ideais




Figura 4.14: Diagrama de Blocos do controlo do CHB




Figura 4.15: Resposta ao degrau, controlo da corrente do CHB. $K_p = 0.1, K_i = 20$

4.3.1 Calibração dos controladores PI

4.3.1.1 Controladores da correntes i_d e i_q

De modo a que o sistema consiga alimentar cargas de 100kVA e no lado de baixa tensão, e regimes transitórios, o CHB é projetado para 120kW, o que implica uma corrente de base I_{base} igual a 16A. A tensão total no barramento DC V_{dc} é igual a 5600V. T_c é igual a $\frac{1}{5kHz} = 0.2ms$. Colocando estes valores no diagrama de blocos da Figura 4.12 e usando a ferramenta Sisotool do Matlab obtêm-se os ganhos do controlador PI. Para $K_p = 0.1$ e $K_i = 20$ a resposta ao degrau é ilustrada na Figura 4.15, com margem de fase igual a 65 graus e largura de banda aproximadamente igual a 600 rad/s. Encontram-se calibrados os controlados responsáveis pelo controlo da sequência positiva e negativa.

Os controladores responsáveis pela regulação do conteúdo harmónico têm o mesmo ganho K_p , mas como deve ser dada prioridade ao controlo da sequência positiva e negativa, os ganhos K_i têm um valor igual a 5 e a 10, para o controlador do quinto e do sétimo harmónico, respetivamente.

4.3.1.2 Controlador da tensão global do barramento DC

O diagrama de blocos do controlo da tensão global do barramento DC é apresentado na Figura 4.16 [58]. Consiste numa malha externa de controlo, com uma malha interna, para controlar a corrente, explicada anteriormente. V_{dc} corresponde à tensão total do barramento DC e tem um valor igual a 5600V. $V_{rede_{pk}}$ corresponde à tensão composta de pico da rede, $6kV \times \sqrt{2} \approx 8500V$. $v_{dc_{base}}$ corresponde à tensão DC de base com valor igual a 5600V, que pode ser omitida, caso não se realize o controlo da tensão do barramento DC no sistema por unidade.

Colocando estes valores no Sisotool, obtêm-se os ganhos do controlador PI da malha externa de controlo. Para $K_p = 10$ e $K_i = 500$, a resposta ao degrau é ilustrada na Figura 4.17, o que resulta numa margem de fase igual a 73.3 graus, com uma largura de banda de 171 rad/s.




Figura 4.16: Diagrama de Blocos do controlo da tensão global do barramento DC




Figura 4.17: Resposta ao degrau, controlo da tensão global do barramento DC. $K_p = 10, K_i = 500$




Figura 4.18: CHB isolado. Rede Equilibrada. Teste à potência nominal, com inversão do sentido da potência em 0.3s e em 0.5s. Controlo da sequência positiva e da tensão do barramento DC

4.3.2 Simulações

Para se averiguar o desempenho do controlo são efetuadas simulações do CHB isoladamente.


Quando a rede encontra-se equilibrada assume-se que cada célula tem a mesma potência. Colocam-se em série com os condensadores várias fontes de corrente com o mesmo valor para simular a carga do conjunto DAB+inversor. Assim, não é necessário regular a tensão DC de cada condensador individualmente. Basta apenas controlar a tensão global do barramento DC. Nesta situação, só se deve conectar o CHB à carga depois da tensão do barramento DC estabilizar. Também se deve salientar que os condensadores devem ser carregados usando um circuito de *pre-charging*. Por não se enquadrar com esta dissertação e dado que o MATLAB oferece a possibilidade de se iniciar a simulação com os valores iniciais da tensão dos condensadores, esse circuito não foi realizado.

Em situações de desequilíbrio, há um problema de balanceamento entre módulos. Nesta situação, como não cabe ao CHB gerir este problema, os condensadores são substituídos por fontes DC ideais e não se controla a tensão do barramento DC, mas sim as correntes i_d e i_q diretamente.

4.3.2.1 Rede Equilibrada sem conteúdo harmónico. Teste à potência nominal, com inversão do sentido da potência em 0.3s e em 0.5s.

Nesta simulação assume-se uma rede totalmente equilibrada e sem distorção harmónica. Em 0.1s, depois da tensão DC estabilizar, insere-se uma carga de 100kW, igualmente distribuída pelas ponte H. Depois, em 0.3s, inverte-se o sentido da potência, estando agora a carga a fornecer potência à rede. Finalmente, em 0.5s, inverte-se o sentido da potência, novamente.

Na Figura 4.18 repara-se que o controlo da sequência positiva segue corretamente a referência proveniente do controlador da tensão do barramento DC. A variação da potência em degrau representa um grande esforço para o CHB. Contudo, o sistema apresenta um ótimo desempenho. Os controladores seguem as referências corretamente, com pouco overshoot. O conteúdo harmónico das correntes nas fases para as duas situações encontra-se representado na Figura 4.19. O THD para ambas as situações respeita o standard IEEE 519-2014.



(a) THD da corrente da fase para carga de 100kW. (b) THD da corrente da fase para carga que fornece 100kW à rede.

Figura 4.19: CHB isolado. Rede Equilibrada. Teste à potência nominal, com inversão do sentido da potência em 0.3s e em 0.5s. Conteúdo harmónico das correntes nas fases.

4.3.2.2 Rede Equilibrada com quinto e sétimo harmónico. Teste à potência nominal, com inversão do sentido da potência em 0.4s e em 0.65s.

Nesta simulação pretende-se testar o CHB quando o mesmo se encontra conectado a uma rede altamente distorcida dado à presença do quinto e do sétimo harmónico. O THD das tensões de fase não respeita o standard IEEE 519-2014 como se pode observar na Figura 4.20.

É, portanto, um teste muito exaustivo ao CHB. O mesmo deve ser capaz de suportar variações em degrau da potência e realizar compensação harmónica, simultaneamente.

Analisando a Figura 4.21, a tensão do barramento DC é devidamente controlada, com pouco *overshoot*. O controlador da sequência positiva segue bem a referência, tendo um ótimo desempenho.

Para avaliar o desempenho da compensação harmónica, apresenta-se na Figura 4.22 as formas de onda dos controladores do quinto e do sétimo harmónico.

O controlo tem um desempenho muito satisfatório. As correntes responsáveis pelo quinto e sétimo harmónico são reguladas para zero, diminuindo o conteúdo harmónico das correntes de fase, como se pode observar na Figura 4.23.

4.3.2.3 Teste à potência nominal, com inversão do sentido de potência em 0.3s. Cava de 70% na Fase A entre 0.15s e 0.4s

Nesta simulação pretende-se avaliar o comportamento do CHB enquanto retificador e inversor na presença de uma falha, uma cava de tensão na fase A de 70%, entre 0.15s e 0.4s. A inversão do sentido de potência é efetuada em 0.3s, num instante enquanto a falha ainda se encontra ativa.

Analisando as saídas dos controladores da sequência positiva e negativa, que se encontram representadas na Figura 4.24, repara-se que ocorrem duas oscilações. Uma no instante em que ocorre a falha e outra no momento em que a rede volta à normalidade. Atribuem-se duas causas para este fenómeno. Em primeiro lugar, no momento em que acontece a falha ou quando a rede




Figura 4.20: CHB isolado. Tensão da rede distorcida e respetivo THD




Figura 4.21: CHB isolado. Rede Equilibrada com alto conteúdo harmónico. Teste à potência nominal, com inversão do sentido da potência em 0.4s e em 0.65s. Controlo da sequência positiva e da tensão do barramento DC





Figura 4.22: CHB isolado. Rede Equilibrada com alto conteúdo harmónico. Teste à potência nominal, com inversão do sentido da potência em 0.4s e em 0.65s. Controlo das correntes responsáveis pelo quinto e sétimo harmónico



(a) THD da corrente da fase para carga de 100kW. (b) THD da corrente da fase para carga que fornece 100kW à rede.

Figura 4.23: CHB isolado. Rede Equilibrada com alto conteúdo harmônico. Teste à potência nominal, com inversão do sentido da potência em 0.4s e em 0.65s. Conteúdo harmônico das correntes nas fases.

volta à normalidade, há uma variação abrupta das correntes na fase. Isto resulta num pico das correntes d e q, que se refletem nos controladores. Em segundo lugar, a resposta do PLL quando ocorre uma falha é oscilatória, como se pode observar na Figura 4.7. Estas oscilações são refletidas no controladores.

Em todo o caso, no momento em que ocorre a falha, as oscilações deixam de existir ao fim de 0.0025s, o que corresponde a 1.25 ciclos de rede. O controlador da sequência negativa regula corretamente as suas correntes para zero, eliminando qualquer causa de desequilíbrio.

O controlador da sequência positiva tem um desempenho semelhante aos outros testes efetuados. Segue corretamente a referência, com pouco overshoot.

4.4 Inversor de tensão

O último estágio de conversão do SST é responsável pela inversão da tensão do barramento DC, controlada pelos DABs, numa tensão alternada, podendo conectar-se à rede de baixa tensão




Figura 4.24: CHB isolado. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Cava de 70% na Fase A entre 0.3s e 0.6s. Controlo da sequência positiva e negativa




Figura 4.25: Conexão do inversor à rede e à carga isolada

ou formar uma microrrede isolada.

Enquanto funciona como conversor conectado à rede, a regulação das correntes i_d e i_q dita o sentido e o valor da potência do SST. O quarto braço adicional permanece desativado.

Numa microrrede isolada, os objetivos de controlo são diferentes. Em vez de se controlarem as correntes i_d e i_q diretamente, as suas referências são geradas por outros controladores, com o objetivo de regular a tensão v_d e v_q [63].

Para se alternar entre os dois modos os modos de funcionamento, usam-se dois contactores trifásicos. Um conectado à rede e outro conectado à carga, como se pode observar na Figura 4.25. Um sinal de comando abre ou fecha-os, consoante o modo de operação pretendido. Este sinal também ativa a comutação do quarto-braço.

4.4.1 Controlo do inversor de tensão quando forma uma microrrede isolada

4.4.1.1 Modulação

As estratégias de modulação anteriormente apresentadas devem ser adaptadas para lidarem a comutação do quarto braço, na situação em que se pretende formar uma microrrede. Escolhe-se o método apresentado em [11]. É baseado na comparação de uma portadora com os sinais de referência. A sua implementação é apresentada na Figura 4.26.

4.4.1.2 Controlo da tensão v_d e v_q

As referências de corrente são geradas por controladores PI, para que o conversor siga a referência v_d e v_q , com o intuito de se regular a tensão na saída do conversor [64].

Dado à presença do neutro, a carga pode ser não linear ou desequilibrada. Isto faz com que a tensão na saída fique distorcida ou desequilibrada. Assim, quando se forma uma microrrede, devem regular-se as tensões que causam os desequilíbrios e a distorção para zero, gerando as respetivas referências de corrente.

O diagrama de blocos para o controlo apresentado é ilustrado pela Figura 4.27.




Figura 4.26: Implementação da modulação que comuta o quarto braço [11]




Figura 4.27: Diagrama de blocos para o controle do inversor enquanto alimenta uma carga isolada




Figura 4.28: Resposta ao degrau, controlo da corrente do inversor. $K_p = 0.4, K_i = 90$

4.4.2 Calibração dos controladores PI

4.4.2.1 Controladores das correntes i_d e i_q

A tensão no barramento de V_{dc} é igual a 800V. T_c é igual a $\frac{1}{5kHz} = 0.2ms$. A corrente de base I_{base} é igual a $\sqrt{2} \frac{100kVA}{400V\sqrt{3}} = 204A$. Colocando estes valores no diagrama de blocos da Figura 4.12 e usando a ferramenta Sisotool do Matlab obtêm-se os ganhos do controlador PI, responsável pelo controlo de corrente. Para $K_p = 0.4$ e $K_i = 90$, a resposta ao degrau é apresentada na Figura 4.28, o que implica numa margem de fase igual 67 graus e a uma largura de banda igual a 800 rad/s. Encontram-se calibrados os controladores responsáveis pelo controlo da sequência positiva e negativa.

Os controladores responsáveis pela regulação do conteúdo harmónico das correntes têm o mesmo K_p , mas como deve ser dada prioridade ao controlo da sequência positiva e negativa, os ganhos K_i , para a compensação harmónica, são iguais a 20.

4.4.2.2 Controladores das tensões v_d e v_q

O diagrama de blocos do controlo da tensão v_d é apresentado na Figura 4.29 [65]:

Onde R_{out} corresponde à resistência de carga, com valor aproximadamente igual a 1Ω. V_{acbase} é igual a 230V.

Colocando estes valores no Sisotool, obtêm-se os ganhos do controlador PI, responsável pela regulação da tensão na microrrede. Para $K_p = 5$ e $K_i = 90$, a resposta ao degrau é ilustrada pela Figura 4.30, com uma margem de fase igual a 103 graus e uma largura de banda igual 3.86krad/s.

Como se deve dar prioridade ao controlo da sequência positiva e negativa da tensão, os controladores responsáveis pela regulação do conteúdo harmónico na microrrede têm o mesmo valor de K_p , mas um valor de $K_i=20$.




Figura 4.29: Diagrama de blocos para o controlo do inversor enquanto alimenta uma carga isolada




Figura 4.30: Resposta ao degrau. Controlador da tensão v_d . $K_p = 5$, $K_i = 100$




Figura 4.31: Inversor de tensão isolado. Rede equilibrada sem conteúdo harmónico. Teste à potência nominal com inversão do sentido de potência em 0.3s e 0.5s. Controlo da sequência positiva da corrente.

4.4.3 Simulações

Para se averiguar o desempenho dos controladores presentes no inversor de tensão, efetuam-se simulações deste sistema isoladamente. Substitui-se o condensador do barramento DC por uma fonte de tensão ideal, de 800V, visto que a sua regulação é efetuada pelos DAB's.

4.4.3.1 Inversor de tensão conectado à rede

Nestas simulações pretende-se avaliar o desempenho do inversor de tensão enquanto sistema conectado à rede de baixa de tensão. Isto implica analisar o desempenho dos controladores e a qualidade das correntes produzidas.


4.4.3.1.1 Rede equilibrada sem conteúdo harmónico. Teste à potência nominal com inversão do sentido de potência em 0.3s e em 0.5s

Nesta simulação a rede de 400V é equilibrada, sem conteúdo harmónico. Realiza-se um teste à potência nominal, com inversão do sentido de potência em 0.3s e 0.5s. O desempenho do controlador é notório. As referências i_d e i_q são seguidas corretamente, praticamente sem overshoot, como se pode observar na Figura 4.31.

Ao analisar-se o conteúdo harmónico das correntes de fase, que se encontra ilustrado pela Figura 4.32, para as duas situações simuladas, repara-se que a recomendação IEEE 519-2014 é cumprida.

4.4.3.1.2 Teste à potência nominal com inversão do sentido de potência em 0.4s. Cava de 70% na Fase A entre 0.3s e 0.6s

Nesta simulação pretende-se averiguar o desempenho do controlador da sequência negativa, quando ocorre uma cava de 70% na Fase A, entre 0.3s e 0.4s. O sentido da potência inverte-se em 0.4s.



(a) THD da corrente da fase para carga de 100kW. (b) THD da corrente da fase para carga que fornece 100kW à rede.

Figura 4.32: Inversor de tensão isolado. Rede Equilibrada sem conteúdo harmônico. Teste à potência nominal, com inversão do sentido da potência em 0.3s e em 0.5s. Conteúdo harmônico das correntes nas fases.

Analisando o desempenho dos controladores, que se encontra ilustrado pela Figura 4.33, repara-se que controlador da sequência regula corretamente a sua componente para zero, eliminando as causas de desequilíbrio. O controlador da sequência positiva segue corretamente a sua referência, tendo um desempenho semelhante ao caso anteriormente testado, apresentando algumas oscilações em 0.3 e em 0.5s, que correspondem aos instantes de tempo quando ocorre a falha e quando a cava deixa de estar presente na rede de 400V, respetivamente.

4.4.3.2 Inversor de tensão quando forma uma rede isolada

Nestas simulações pretende-se avaliar o desempenho do inversor de tensão enquanto elemento gerador de uma microrrede isolada. Neste caso, controlam-se as referências v_d e v_q e usa-se um PLL virtual.

4.4.3.2.1 Carga linear de 80kVA

Nesta simulação pretende-se analisar o desempenho do inversor quando se conecta uma carga linear, de 80kVA, à microrrede isolada.

Analisando a Figura 4.34, nota-se que a sequência positiva é bem controlada, com as tensões v_d, v_q e as correntes i_d, i_q a seguir corretamente as suas referências. A sequência negativa tem um bom desempenho, forçando todas as suas componentes para zero, de modo a eliminar possíveis




Figura 4.33: Inversor de tensão isolado. Teste à potência nominal, com inversão do sentido da potência em 0.4s. Cava de 70% na Fase A entre 0.3s e 0.6s




Figura 4.34: Inversor de tensão quando forma uma microrrede isolada. Carga linear de 80kVA. Controlo da sequência positiva e negativa

causas de desequilíbrio. Por se tratar de uma carga linear, as tensões e correntes na microrrede são equilibradas, estando em fase, como se pode observar na Figura 4.35. Uma análise ao conteúdo harmónico das tensões revela um THD igual a 0.98%, respeitando a recomendação da IEEE.

4.4.3.2 Carga desequilibrada de 80kVA

Nesta simulação pretende-se analisar o desempenho do inversor de tensão quando se alimenta cargas desequilibradas. Faz-se uso de uma carga de 80kVA, com 8kVA na Fase A, 32kVA na Fase B, e 40kVA na Fase C, uma situação equivalente a 70% de desequilíbrio.


Analisando o desempenho dos controladores, representados na Figura 4.36, observa-se que, mais uma vez, cada um dos mesmos segue a sua referência corretamente. Analisando as tensões e correntes de fase, representadas na Figura 4.37, encontra-se presente um sistema trifásico de tensões equilibradas, com correntes de fase desequilibradas, dado à carga conectada à microrrede. Conclui-se que os controladores conseguem alimentar a sequência negativa exigida pela carga corretamente. Uma análise ao conteúdo harmónico das tensões revela um THD de 1.09%, respeitando a recomendação da IEEE.

4.4.3.3 Carga não linear de 80kVA


Nesta simulação pretende-se analisar o desempenho do inversor quando se conecta uma carga não linear à microrrede. Faz-se uso de uma carga de 80kVA, retificada por uma ponte de seis díodos.

Analisando os resultados obtidos, que se encontram ilustrados pela Figura 4.38, os controladores têm um excelente desempenho. As tensões v_d e v_q seguem corretamente as suas referências e as grandezas responsáveis pelos desequilíbrios e pelo conteúdo harmónico da tensão são forçadas a zero.

Uma análise ao conteúdo harmónico das correntes de fase resulta num THD igual 31.42%, concluindo-se que a carga não respeita de todo a recomendação da IEEE. No entanto, a microrrede




(a) Tensões de fase da microrrede.



(b) Correntes de fase da microrrede.

Figura 4.35: Tensões e correntes de fase na microrrede. Carga linear de 80kVA




(a) Controle da seqüência positiva da tensão.

(b) Controle da seqüência positiva da corrente.


(c) Controle da seqüência negativa da tensão.

(d) Controle da seqüência negativa da corrente.

Figura 4.36: Inversor de tensão quando forma uma microrrede isolada. Carga desequilibrada de 80kVA. Controle da seqüência positiva e negativa



(a) Tensões de fase da microrrede.



(b) Correntes de fase da microrrede.

Figura 4.37: Tensões e correntes de fase na microrrede. Carga desequilibrada de 80kVA





Figura 4.38: Inversor de tensão quando forma uma microrrede isolada. Carga não linear de 80kVA. Controlo da sequência positiva, negativa e das sequências responsáveis pelo quinto e sétimo harmónico.

consegue alimentar com sucesso as correntes exigidas pela carga, não causando uma distorção significativa nas tensões das fases, que têm um THD igual a 1.84%, como se pode observar na Figura 4.39.


4.5 DAB

O estágio intermédio promove a redução do peso e do volume do SST. Para além disso, o transformador de alta frequência isola galvanicamente o lado de baixa com o lado de média tensão.

O controlo do DAB, cujo respetivo diagrama de blocos encontra-se representado na Figura 4.40, apresenta duas malhas de controlo. Na primeira, um controlador *droop* gera a referência de tensão que o DAB deve produzir na sua saída para promover o balanceamento da tensão nos condensadores de cada ponte H. Depois, na segunda malha de controlo, o erro entre a tensão de



(a) Tensões de fase da microrrede.



(b) Correntes de fase da microrrede.

Figura 4.39: Tensões e correntes de fase na microrrede. Carga não linear de 80kVA




Figura 4.40: Diagrama de blocos para o controle do DAB

referência e a tensão no barramento de alta tensão é processado por um controlador PI, que gera a corrente que o conversor deve produzir na sua saída. Por fim, o sinal de erro entre a referência de corrente e a corrente de saída é processado por outro controlador PI, que indica o desfasamento entre as pontes H, processado pela modulação trapezoidal.

4.5.1 Balanceamento de módulos. Controle adaptativo droop

4.5.1.1 Balanceamento de módulos

A modularidade do SST permite que o sistema seja facilmente adaptado para qualquer nível de tensão e de potência, bastando apenas inserir o número de pontes H necessárias e os seus DABs correspondentes. Contudo, cada submódulo contém um condensador flutuante. Para garantir o bom funcionamento do sistema, a tensão nos condensadores de cada submódulo deve ser controlada para o seu valor nominal.

A literatura propõe várias formas para lidar com o balanceamento de módulos [66, 67, 68, 69, 70]. No entanto, a maior parte das soluções apresentadas baseia-se numa arquitetura centralizada, isto é, é necessário medir as grandezas individuais de cada submódulo e, com essa informação, alterar a comutação das pontes H do CHB ou outras grandezas para se atingirem os objetivos de controle. É uma solução pouco elegante, porque, quanto maior o número de submódulos, maior será a exigência computacional do controlador central.

4.5.1.2 Controle droop adaptativo

Em [71] apresenta-se uma solução para o balanceamento dos submódulos baseada no controle droop adaptativo, sendo que cada DAB contém o seu próprio controlador. É uma solução facilmente escalável e que requer uma capacidade computacional baixa, visto que só são usadas as informações locais do DAB onde o controlador se encontra inserido. No diagrama de blocos

da Figura 4.40 esta solução é representada pelo bloco "Droop Adaptativo", que gera a tensão de referência $V_{o_{ref}}$:

$$V_{o_{ref}} = V_{OC} - r_d i_o \quad (4.21)$$

Onde V_{OC} corresponde à referência de tensão em circuito aberto, r_d à resistência de droop e i_o à corrente de saída.

Como o controlador da tensão DC do CHB não considera as diferenças entre cada submódulo, propõe-se alterar a resistência de droop de acordo com V_i e a referência tensão que se deveria ter na entrada $V_{i_{ref}}$, numa situação de equilíbrio. A resistência de droop r_d é dada por:

$$r_d = r_{d0} f(V_i, V_{i_{ref}}, p) \quad (4.22)$$

Onde r_{d0} é uma resistência de droop pre-definida usada por todos os DABs e $f(V_i, V_{i_{ref}}, p)$ é uma função adaptativa, dada por:

$$f(V_i, V_{i_{ref}}, p) = \begin{cases} \left(\frac{V_{i_{ref}}}{V_i}\right)^p, & \text{se } i_o \geq 0 \\ \left(\frac{V_{i_{ref}}}{V_i}\right)^{-p}, & \text{se } i_o < 0 \end{cases} \quad (4.23)$$

Onde p é um parâmetro que afeta a intensidade com a qual a resistência de droop será modificada de acordo com a diferença entre a tensão de referência e a tensão de entrada.

Assim, quando $V_i \neq V_{i_{ref}}$, o valor de r_d será modificado, forçando um desequilíbrio de potências entre esse DAB e os restantes, promovendo o balanceamento das tensões nos submódulos. Nessa situação $V_i = V_{i_{ref}}$, o que implica uma resistência de droop igual para todos os DABs, garantindo que a potência encontra-se igualmente dividida por cada um deles.

Suponha-se que esta função adaptativa é aplicada a dois conversores, onde o conversor 1 tem uma tensão de entrada V_{i_1} superior à tensão de referência e o conversor 2 tem uma tensão de entrada V_{i_2} inferior à tensão de referência. Suponha-se também que o trânsito de potência do SST ocorre do lado de média para o lado de baixa tensão. Neste caso, a resistência de droop do conversor 1 será menor que r_{d0} e a resistência de droop do conversor 2 será maior que r_{d0} . Assim, promove-se uma distribuição desigual da potência nos dois DABs, diminuindo-se a tensão do conversor 1 e aumentando-se a tensão do conversor 2. Com isto, as tensões nos submódulos ficam equilibradas.

4.5.2 Implementação da modulação trapezoidal

Ao contrário da modulação retangular, na modulação trapezoidal, para se atingir a comutação em zero de tensão, controla-se o duty cycle e o desfasamento das tensões que se aplica no primário e no secundário do transformador de alta frequência, simultaneamente, como se pode observar na Figura 4.41, onde $D1$ e $D2$ correspondem ao duty cycle da tensão no primário e da tensão no secundário, respetivamente. V_{prim} é a tensão no primário e V_{sec} é a tensão no secundário.

O desfasamento entre as duas formas de onda ϕ , vem do controlador PI que regula a corrente. Ao analisarem-se as diversas equações que ilustram o funcionamento do DAB, o duty cycle de




Figura 4.41: Modulação trapezoidal. Tensão no primário e secundário do transformador de alta frequência

cada uma das formas de onda pode ser obtido [72, 44], sendo dado por:

$$D_1 = \left(1 - \frac{2\alpha}{\pi}\right) T_{hs} \quad (4.24)$$

$$D_2 = \left(1 - \frac{2\beta}{\pi}\right) T_{hs} \quad (4.25)$$

Onde α e β correspondem ao períodos de tempo em que a tensões no primário e no secundário são nulas, respetivamente. T_{hs} corresponde a meio-período de comutação.

O cálculo de α e β depende do valor de V_{prim} e do valor de V_{sec} :

- **Caso 1:** $V_{prim} \leq V_{sec}$

$$\alpha = \frac{\pi (V_{prim} - V_{sec}) + 2V_{sec}\varphi}{2(V_{prim} + V_{sec})} \quad (4.26)$$

$$\beta = \varphi - \alpha \quad (4.27)$$

- **Caso 2:** $V_{prim} > V_{sec}$

$$\alpha = \varphi - \beta \quad (4.28)$$

$$\beta = \frac{\pi (V_{sec} - V_{prim}) + 2V_{prim}\varphi}{2(V_{prim} + V_{sec})} \quad (4.29)$$

Considerando o modelo do DAB desenvolvido no Simulink, ilustrado pela Figura 4.42, apresenta-se o modelo, também em Simulink, responsável pela comutação das pontes H na Figura 4.43.

As ondas quadradas são criadas através de uma onda portadora triangular, com frequência igual à frequência de comutação. A função Matlab "Trapezoidal" calcula α e β , de acordo com os casos anteriormente apresentados.




Figura 4.42: Pontes H e transformador de alta frequência do DAB. Modelo em Simulink




Figura 4.43: Modulação trapezoidal. Modelo em Simulink




Figura 4.44: Controle da corrente de saída do DAB. Diagrama de blocos em malha fechada

4.5.3 Calibração dos controladores PI

A potência transmitida pelo DAB é dada pela Equação 3.18. Como $n = 1$ e $V_1 = V_2$, a equação pode ser simplificada:

$$P = \frac{n \cdot V_1 \cdot V_2 \cdot \varphi \cdot (\pi - |\varphi|)}{2\pi^2 f_s L} \quad (4.30)$$

4.5.3.1 Controle da corrente de saída

A função de transferência da corrente média de saída, em função do desfasamento é dada por [73]:

$$G_{i\varphi}(s) = \frac{V_1}{2\pi f L n} \left(1 - \frac{2\varphi_{nominal}}{\pi} \right) \quad (4.31)$$

Onde $\varphi_{nominal}$ corresponde ao desfasamento nominal entre o primário e o secundário, com um valor aproximadamente igual a $0.48rad$.

Obtém-se o diagrama de blocos do controle da corrente do DAB em malha fechada, representado pela Figura 4.44. $I_{dab_{base}}$ corresponde à corrente de base e tem um valor igual a $\frac{5kW}{800} = 6.25A$. Este bloco pode ser omitido, caso não se realize o controle no sistema por unidade.

Colocando estes valor no Sisotool obtém-se os ganhos do controlador PI, responsável pela regulação da corrente. Para $K_p = 1$ e $K_i = 500$, obtém-se a resposta ao degrau, representada na Figura 4.45, com margem de fase igual a 67 graus e uma largura de banda igual a 800 rad/s. O controlador PI é calibrado, com os ganhos acima mencionados.




Figura 4.45: Resposta ao degrau. Controle da corrente de saída do DAB. $K_p = 1$, $K_i = 500$




Figura 4.46: Controlo da tensão de saída do DAB. Diagrama de blocos em malha fechada

4.5.3.2 Controlo da tensão de saída

A função de transferência da tensão de saída, em função da corrente de saída é dada por [73]:

$$G_{vi}(s) = \frac{R}{sCR + 1} \quad (4.32)$$

Onde C corresponde à capacidade de saída, com um valor igual a $220\mu F$, e R à resistência de carga, com um valor igual a $\frac{800^2}{5kW} = 128\Omega$. Obtém-se o diagrama de blocos do controlo em malha fechada da tensão de saída do DAB, representado na Figura 4.46. V_{base} é igual a 800V.

V_{base} é igual a 800V. Utilizando o Sisotool obtém-se os ganhos do controlador PI, responsável pela regulação da tensão de saída. Para $K_p = 10$ e $K_i = 1000$, a resposta ao degrau é apresentada na Figura 4.47, com margem de fase igual a 78 graus e largura de banda igual a 360 rad/s.

4.5.4 Simulações

Para se averiguar o desempenho do DAB, este sistema é testado isoladamente. O condensador de entrada é substituído por uma fonte DC de 800V com uma ondulação de 6%, para se simular a rede de 6kV. Na saída conecta-se uma fonte de corrente controlada, para se simular uma carga bidirecional. O controlo adaptativo droop é testado no capítulo seguinte.




Figura 4.47: Resposta ao degrau. Controlo da tensão de saída do DAB. $K_p = 10, K_i = 1000$




Figura 4.48: Desempenho dos controladores para tensão de saída constante, com carga variável bidirecional

4.5.4.1 Tensão de saída constante, carga de potência variável

Nesta simulação pretende-se testar o desempenho do DAB para uma situação com uma carga bidirecional de potência variável, com uma referência de tensão de saída constante, igual a 800V. Em 0.1s a carga consome 5kW. A variação da potência é realizada em degraus de -5kW a cada 0.1s até se chegar a uma situação em que a carga fornece 5kW. Em 0.4s há uma variação brusca em degrau e a carga deixa de fornecer 5kW e passa a consumir 5kW.

O desempenho do controlo, juntamente com o desfasamento entre o primário e o secundário, é ilustrado pela Figura 4.48. Nota-se que a tensão de saída é bem regulada, ainda que sofra algum overshoot nos momentos de tempo em que se faz variar a potência consumida/fornecida pela carga. A corrente de saída consegue seguir a referência corretamente, praticamente sem overshoot.




Figura 4.49: Desempenho dos controladores para tensão de saída variável com carga de corrente constante

4.5.4.2 Potência constante. Tensão variável

Nesta simulação pretende-se testar o desempenho do DAB para uma situação de carga com corrente constante, quando se varia a referência da tensão de saída. A mesma varia em degraus de 100V, exceto em 0.4s, cuja variação é de 200V, como se pode observar na Figura 4.49, que representa o desempenho dos controladores juntamente com o desfasamento entre o primário e o secundário. A tensão de saída segue bem a referência, com pouco overshoot. Como a corrente que alimenta a carga é constante, a corrente de saída do DAB tem o valor de 1 pu em regime permanente.

4.6 Resumo

No último capítulo foram expostas as estratégias de controlo associadas a cada subsistema do SST.

Primeiramente, explica-se a metodologia de controlo associado aos conversores em fonte de tensão, conectados à rede. Por se tratarem de conversores deste tipo, o controlo do CHB e do inversor de tensão são explicados seguidamente, expondo-se a forma como regular a tensão no barramento DC e adaptando-se a estratégia de modulação do inversor para que se passe a comutar o quarto braço. São efetuadas várias simulações para estes sistemas, isoladamente. Concluiu-se que os controladores apresentam um excelente desempenho, sendo capazes de realizar compensação de harmónicos e mitigar cavas de tensão.

Por fim, expõe-se a estratégia de controlo do DAB. O mesmo é responsável por balancear a tensão nos condensadores de cada ponte H do CHB, através de um controlador droop adaptativo, isolar galvanicamente o lado de baixa com o lado de média tensão, e regular a tensão do barramento DC do inversor de tensão. Este sistema é testado isoladamente, sendo que se efetuaram duas simulações. O desempenho dos controladores é muito satisfatório.

O controlo droop não foi testado, porque requer a implementação do SST completo. Isso é alvo do próximo capítulo.

Capítulo 5

Desempenho do SST para diversos pontos de funcionamento

5.1 Introdução

No capítulo anterior foram desenvolvidos os controladores de cada subsistema e o bom desempenho dos mesmos foi validado através de simulações isoladas de cada subsistema.

Neste capítulo avalia-se o desempenho do SST completo, com os três estágios de conversão, funcionando simultaneamente. Nas seções seguintes, são realizadas várias simulações e as grandezas de maior interesse são apresentadas.

5.2 SST enquanto sistema que conecta duas redes de distribuição

No primeiro conjunto de simulações a efetuar, o SST é utilizado para realizar a conexão entre duas redes de distribuição.

5.2.1 Teste à potência nominal, com inversão do sentido de potência em 0.4s. Redes equilibradas e sem conteúdo harmônico

À semelhança com as simulações realizadas no capítulo anterior, realiza-se um teste, à potência nominal, assumindo redes equilibradas e sem conteúdo harmônico. Para se analisar a bidirecionalidade, inverte-se o sentido de potência em 0.4s.

5.2.1.1 CHB

O controlo da sequência positiva da corrente e da tensão global do Barramento DC encontra-se representado na Figura 5.1. Tratando-se de uma rede de 6kV equilibrada e sem conteúdo harmônico não é relevante apresentar-se o controlo da sequência negativa, da sequência responsável pela regulação do quinto harmónico, e da sequência responsável pelo sétimo harmónico.




Figura 5.1: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0,4s. CHB. Controlo da sequência positiva da corrente e da tensão global do barramento DC.

No momento em que o trânsito de potência ocorre do lado de média para o lado de baixa tensão, a corrente i_d da sequência positiva estabiliza em -1 pu, como se esperaria num teste à potência nominal. Contudo, de modo a controlar-se a tensão do barramento DC, a corrente i_d apresenta um ligeiro undershoot. Em 0,4s, quando se inverte o sentido de potência, o valor de i_d começa a aumentar, até atingir o valor igual a 1 pu, como seria de esperar.

O controlador da tensão DC regula corretamente a soma das tensões individuais de cada condensador para 1 pu.

Analisando as tensões individuais de cada condensador conectado às pontes H, representadas pela Figura 5.2, repara-se que todos os condensadores têm a mesma tensão em regime permanente. O controlo droop adaptativo tem um desempenho notório.


5.2.1.2 Inversor de tensão

O controlo da sequência positiva da corrente no inversor de tensão é ilustrado pela Figura 5.3. O controlador tem um ótimo desempenho, seguindo corretamente a sua referência e praticamente sem overshoot.


5.2.1.3 DAB

Como a estratégia de balanceamento de módulos garante que os condensadores têm a mesma tensão, a corrente encontra-se igualmente distribuída por cada DAB. Assim, só se necessita de analisar o desempenho dos controladores de um conversor.

Analisando a Figura 5.4, repara-se que a tensão de saída não é constante. Isto deve-se ao controlo droop, que ajusta o valor da mesma para que se cada submódulo fique balanceado. O controlador de tensão segue a sua referência corretamente, com pouco overshoot. Como esperado, a corrente é regulada para 1.0 p.u. e -1.0 p.u. quando o trânsito de potência ocorre do lado de média para o lado de baixa tensão e vice-versa, respetivamente.



(a) SST Completo. Teste à potência nominal, (b) SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. com inversão do sentido de potência em 0.4s. Tensão individual dos condensadores conecta- Tensão individual dos condensadores conecta- dos às pontes H do CHB da Fase A. dos às pontes H do CHB da Fase B.



(c) SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Tensão individual dos condensadores conecta- dos às pontes H do CHB da Fase C.

Figura 5.2: SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Balanceamento de módulos




Figura 5.3: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Inversor.




Figura 5.4: SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Controlo de um DAB da fase A.

5.2.1.4 Correntes e tensões de fase do lado de baixa e do lado de média tensão

Nas Figuras 5.5,5.6, encontram-se representadas as tensões e correntes da rede de 6kV e da rede de 400V.

As correntes são equilibradas, sem conteúdo harmónico, e encontram-se em fase ou com um desfasamento igual a 180 graus com as respetivas tensões, dependendo se se está a injetar ou a transmitir potência.

Conclui-se que o SST desenvolvido tem um desempenho notável para redes equilibradas, cujas tensões não se encontram distorcidas.

5.2.2 Teste à potência nominal com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida.

Nesta simulação pretende-se avaliar a compensação harmónica do SST. Assim, a rede de 6kV encontra-se distorcida e tem um THD igual a 11.18%. A fim de se averiguar a bidirecionalidade, o sentido de potência é invertido em 0.4s.

5.2.2.1 CHB

Como se pode observar pela Figura 5.7, o controlador da sequência positiva e da tensão do barramento DC têm um desempenho semelhante ao teste realizado na secção anterior. O controlador da sequência negativa regula corretamente a sua componente para zero.

A dinâmica dos controladores responsáveis pela compensação harmónica é mais lenta. Contudo, têm um bom desempenho, forçando os seus valores para zero ao fim de de 0.06s.




Figura 5.5: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de média para o lado de baixa tensão.




Figura 5.6: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de baixa para o lado de médio tensão.






Figura 5.7: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. CHB. Controlo da corrente e da tensão global do barramento DC.



(a) SST Completo. Teste à potência nominal, (b) SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Tensão individual dos condensadores conectados às pontes H do CHB da Fase A.



(c) SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Tensão individual dos condensadores conectados às pontes H do CHB da Fase C.

Figura 5.8: SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Balanceamento de módulos.

Como se pode observar pela Figura 5.8, todos os condensadores conectados à ponte H têm o mesmo nível de tensão, em regime permanente. O controlador droop tem um desempenho semelhante ao caso anteriormente simulado.

5.2.2.2 Inversor

O controlo da sequência positiva da corrente do inversor não é afetado pelo conteúdo harmónico da rede de 6kV, apresentando um desempenho semelhante ao caso anteriormente simulado, como se pode observar na Figura 5.9




Figura 5.9: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Controlo da sequência positiva da corrente do inversor.




Figura 5.10: SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Controlo de um DAB da fase A.

5.2.2.3 DAB's

Como se pode observar pela Figura 5.4, o desempenho dos controladores do DAB não é afetado pela distorção harmónica da rede 6kV, apresentando um desempenho semelhante ao caso anteriormente simulado.

5.2.2.4 Correntes e tensões de fase do lado de baixa e do lado de média tensão

Nas Figuras 5.11, 5.12 encontram-se representadas as tensões e correntes da rede de 6kV e da rede de 400V. As correntes são equilibradas e encontram-se em fase ou com um desfasamento igual a 180 graus com as respetivas tensões, dependendo se se está a injetar ou a transmitir potência.

As correntes de fase do CHB têm um THD igual a 1.23% e 0.59%, em 0.36s e em 0.67s, respetivamente. Conclui-se que o SST consegue realizar a compensação harmónica de redes altamente distorcidas, que não cumprem a recomendação estabelecida pela IEEE. Para além disso, o sistema garante um fator de potência unitário, sendo que a anormalidade no lado de média tensão não se encontra refletida no lado de baixa tensão, o que não aconteceria num transformador electromagnético convencional.

5.2.3 Teste à potência nominal com inversão do sentido de potência e 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s

Nesta simulação, pretende-se avaliar a capacidade de se poder mitigar cavas de tensão. Para tal, realiza-se um teste, à potência nominal, sendo que a Fase A sofre uma cava de tensão de 70%




Figura 5.11: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de média para o lado de baixa tensão.




Figura 5.12: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Rede de 6kV distorcida. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de baixa para o lado de médio tensão.





Figura 5.13: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. CHB. Controlo da corrente e da tensão global do barramento DC.

entre 0.35s e 0.65s. A fim de se comprovar a bidirecionalidade quando uma das redes apresenta uma anomalia, inverte-se o sentido de potência em 0.45s.

5.2.3.1 CHB

Analisando a Figura 5.13, repara-se que a corrente i_d tem um valor igual a -1.3 pu, em regime permanente, depois do momento em que ocorre a cava. Isto deve-se ao facto da rede de 6kV apresentar uma fase cuja sua tensão é 70% inferior à estipulada. Logicamente, para se transmitir a mesma potência deve-se aumentar a corrente na mesma proporção. A sequência negativa é regulada para zero, eliminando qualquer causa de desequilíbrio nas correntes de fase. A tensão do barramento DC é devidamente controlada, estabilizando em 0.05s, depois do momento em que ocorre a cava.

5.2.3.2 Inversor de tensão

O controlo do inversor de tensão não é afetado pela cava da rede de média tensão, tendo um desempenho semelhante aos casos anteriormente isolados, como se pode observar na Figura 5.14.




Figura 5.14: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Controle da sequência positiva da corrente do inversor.

5.2.3.3 DAB's

A cava de tensão afeta diretamente a tensão individual de cada condensador, como se pode observar na Figura 5.15. No entanto, em regime permanente, a tensão de cada condensador assume um valor igual a 800V. A estratégia de balanceamento de módulos é robusta.

5.2.3.4 Correntes e tensões de fase do lado de baixa e do lado de média tensão

Nas Figuras 5.16, 5.17, encontram-se representadas as tensões e correntes da rede de 6kV e da rede de 400V, enquanto a cava se encontra ativa. Na média tensão, as correntes são equilibradas e não distorcidas, mesmo na presença de uma cava. A falha na média tensão não é refletida na rede de baixa tensão. Assim, o SST consegue mitigar cavas de tensão, garantindo um fator de potência unitário.


5.2.4 Redes equilibradas e sem conteúdo harmônico. Falha de DAB

Pretende-se analisar a robustez do SST face a falhas não relacionadas com as redes no qual o mesmo se encontra inserido, mas a anormalidades relacionadas com os circuitos dos estágios de conversão. Assim, realiza-se um teste, à potência nominal, com menos um submódulo da fase A, para se simular a falha de um DAB, de uma das pontes H do CHB ou dos dois.


5.2.4.1 CHB

A tensão individual de cada condensador não é regulada pelo CHB. Desta maneira, quando um dos DAB's deixar de estar em funcionamento, os controladores do CHB continuam a ver um conversor em fonte de tensão, ideal. Assim, o controle da sequência positiva e da tensão do barramento DC tem um desempenho semelhante aos casos anteriormente testados, como se pode observar na Figura 5.18. Por se tratar de uma rede equilibrada sem falhas, o controle da sequência negativa, bem como a regulação das componentes responsáveis pela distorção harmônica, não são apresentadas.

O controlador droop garante que a tensão do barramento DC é igualmente distribuída pelos condensadores das pontes H. Como a Fase A possui menos um DAB que as restantes, a tensão individual de cada condensador aumenta e tem um valor igual a $\frac{5600}{7} = 933.33V$, como se pode




(a) SST Completo. Teste à potência nominal, (b) SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Tensão individual dos condensadores conectados às pontes H do CHB da Fase A.



(c) SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Tensão individual dos condensadores conectados às pontes H do CHB da Fase C.

Figura 5.15: SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Balanceamento de módulos.



(a) Tensões de fase. Lado de média tensão. (b) Tensões de fase. Lado de baixa tensão. (c) Correntes de fase. Lado de média tensão. (d) Correntes de fase. Lado de baixa tensão

Figura 5.16: SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de média para o lado de baixa tensão.




Figura 5.17: SST Completo. Teste à potência nominal, com inversão do sentido de potência em 0.45s. Cava de tensão de 70% na Fase A da rede de média tensão entre 0.35s e 0.65s. Tensões e correntes de fase do lado de média e do lado de baixa tensão. Trânsito de potência do lado de baixa para o lado de médio tensão.




Figura 5.18: SST completo. Teste à potência nominal. Falha num DAB da fase A. CHB. Controlo da sequência positiva da corrente e da tensão global do barramento DC.




Figura 5.19: SST Completo. Teste à potência nominal Falha de um DAB da Fase A. Balanceamento de módulos.

observar na Figura 5.19. Os condensadores das outras fases têm uma tensão igual a 800V, como esperado.

Conclui-se que o controlador droop apresenta robustez, pois consegue mitigar falhas nos semicondutores, redistribuindo a tensão total pelos circuitos que se encontram em bom estado, .

5.2.4.2 Inversor de tensão

Analisando o controlo da sequência positiva da corrente no inversor, que se encontra ilustrado pela Figura 5.20, verifica-se que o mesmo tem um desempenho semelhante aos casos anteriormente inferidos.




Figura 5.20: SST completo. Teste à potência nominal, com inversão do sentido de potência em 0.4s. Falha num DAB da Fase A. Controlo da sequência positiva da corrente do inversor.




Figura 5.21: SST completo. Teste à potência nominal. Falha de um DAB da Fase A. Controlo de um DAB da fase A e de um DAB da Fase B.

5.2.4.3 DAB

O controlador droop ajusta a tensão de saída de cada um dos DABs para que se garantir que a potência encontra-se igualmente distribuída, como se pode ver na Figura 5.21, que ilustra o desempenho de um DAB da Fase A e outro da Fase B. Note-se que a corrente de saída do DAB da Fase A é superior a 1pu. Isto acontece porque a potência é igualmente distribuída por menos conversores.

5.2.4.4 Correntes e tensões de fase do lado de baixa e do lado de baixa tensão

A falha do DAB não afeta as correntes de fase da rede de 6kV, como se pode observar na Figura 5.22. Conclui-se que o SST consegue estar em funcionamento, mesmo quando um dos seus subsistemas apresenta anomalias.

5.3 SST enquanto sistema gerador de uma microrrede isolada

No segundo conjunto de simulações a efetuar, pretende-se utilizar o SST enquanto elemento gerador de uma microrrede isolada.

Dado à semelhança com os resultados apresentados anteriormente, o desempenho dos controladores do CHB e dos DAB's não será ilustrado. Será apenas analisado o desempenho dos controladores do inversor, quando o mesmo alimenta uma carga isolada. Contudo, serão apresentadas as formas de onda das tensões e correntes de fase da rede de 6kV e da microrrede isolada.




Figura 5.22: SST completo. Teste à potência nominal. Falha de um DAB da Falha A. Tensões e correntes de fase do lado de média e do lado de baixa tensão

Todas as cargas são conectadas à microrrede em 0.2s, estando anteriormente ligadas à rede de baixa distribuição de 400V.

5.3.1 Carga linear de 80kVA

À semelhança com o que foi realizado no capítulo anterior, conecta-se uma carga, linear e de 80kVA à microrrede isolada.

O controlo da sequência positiva e negativa é representado pela Figura 5.23. Os controladores seguem corretamente as suas referências e forma-se uma microrrede, de 400V, cujas correntes são equilibradas e encontram-se em fase com as respetivas tensões, com o lado de média tensão a fornecer a potência necessária para alimentar a carga, como se pode observar na Figura 5.24.

5.3.2 Carga desequilibrada de 80kVA

Nesta simulação, pretende-se avaliar o desempenho da microrrede isolada quando a mesma alimenta cargas desequilibradas. Usa-se uma carga de 80kVA, com um desequilíbrio de 70%.

A sequência negativa da tensão da microrrede é regulada para zero, conseguindo alimentar a sequência negativa da corrente, responsável pelos desequilíbrios na carga, como se pode observar na Figura 5.25.

Isto resulta em tensões de fase equilibradas em correntes desequilibradas, como se pode ver na Figura 5.26. Conclui-se que o SST é capaz de alimentar cargas desequilibradas.

5.3.3 Carga não linear de 80kVA

Nesta simulação, pretende-se avaliar o desempenho da microrrede isolada quando a mesma se encontra conectada a cargas não lineares. À semelhança do que foi realizado no capítulo anterior, usa-se uma carga, de 80kVA, retificada por uma ponte de seis díodos.




Figura 5.23: SST enquanto sistema gerador de uma microrrede isolada. Carga linear de 80kVA. Controlo da sequência positiva e negativa




Figura 5.24: SST enquanto sistema gerador de uma microrrede isolada. Carga linear de 80kVA. Tensões e correntes de fase do lado de média e do lado de baixa tensão.




Figura 5.25: SST enquanto sistema gerador de uma microrrede isolada. Carga desequilibrada de 80kVA. Controle da sequência positiva e negativa




Figura 5.26: SST enquanto sistema gerador de uma microrrede isolada. Carga desequilibrada de 80kVA. Tensões e correntes de fase do lado de média e do lado de baixa tensão.




Figura 5.27: SST enquanto sistema gerador de uma microrrede isolada. Carga desequilibrada de 80kVA. Controlo da sequência positiva e negativa

Analisando o desempenho dos controladores da microrrede, representados na Figura 5.27, repara-se que os harmónicos da carga são bem alimentados, ainda que os controladores da tensão que regulam as sequências responsáveis pelo quinto e sétimo apresentem uma dinâmica mais lenta que os demais. Observando a Figura 5.28, a tensão da microrrede é equilibrada, mas com um conteúdo harmónico igual a 2.41%, devido à carga altamente não linear, que apresenta um THD igual a 35.11%, não respeitando a recomendação da IEEE. No lado de média tensão, as correntes de fase são equilibradas e sem distorção harmónica.

Conclui-se que o SST é capaz de alimentar cargas não lineares, respeitando as recomendações estabelecidas pela IEEE.




Figura 5.28: SST enquanto sistema gerador de uma microrrede isolada. Carga não linear de 80kVA. Tensões e correntes de fase do lado de média e do lado de baixa tensão.

5.4 Resumo

No último capítulo o SST foi testado em vários cenários de simulação. Dos resultados obtidos tiram-se várias conclusões. O SST é um sistema completamente bidirecional, sendo capaz de regular o conteúdo harmónico de redes altamente distorcidas, garantindo, para todos os casos, um fator de potência unitário. Para além disso, a capacidade de mitigar cavas de tensão juntamente com a opção de se criar uma microrrede isolada, podendo alimentar qualquer tipo de cargas, conferem ao SST uma versatilidade e flexibilidade maior que o transformador electromagnético convencional

A estratégia utilizada para balancear a tensão individual de cada condensador do CHB é simples e robusta. Para todos os cenários simulados, o controlo droop adaptativo regulou, corretamente, a tensão de cada condensador, mesmo numa situação de falha de um dos DABs.

Capítulo 6

Conclusões e trabalho futuro

6.1 Conclusões

A literatura indica três topologias possíveis para a realização deste conversor de potência. Escolheu-se a arquitetura de três de estágios, que contém um CHB, DAB's, e um inversor trifásico de quatro braços. É um sistema altamente modular, podendo ser aplicado para qualquer nível de tensão e de potência.

Depois, dimensionaram-se os componentes e elegeram-se os dispositivos semicondutores, juntamente com a sua frequência de comutação, de acordo com os requisitos.

Seguidamente, projetaram-se os controladores associados a cada estágio de conversão, validando, em ambiente de simulação, o desempenho de cada um dos mesmos, testando cada subsistema isoladamente.

Por fim, para averiguar o desempenho do SST enquanto conversor bidirecional de potência, efetuou-se, em ambiente de simulação, vários testes ao sistema, tendo em conta redes ideais, com uma alta distorção harmónica, e com cavas/elevações de tensão. Também se analisou o desempenho do SST enquanto elemento gerador de uma microrrede isolada, tendo sido testadas cargas lineares, não lineares, e desequilibradas.

A capacidade de mitigação de falhas na rede como tensões altamente distorcidas ou cavas/elevações de tensão aliado ao trânsito de potência bidirecional, com correção de fator de potência e compensação de energia reativa, conferem ao Transformador de Estado Sólido uma grande robustez, quando comparado com o transformador eletromagnético convencional.

Infere-se, assim, que o SST pode atuar como elemento central das arquiteturas de microrredes, como um gestor e roteador de energia. Nas próximas décadas, a integração de novas fontes de geração distribuída ao sistema elétrico, aliada com a redução dos custos da tecnologia de semicondutores, devem contribuir para a plena aplicação deste conversor de energia, e em especial, em cenários onde o transformador convencional é bastante limitativo.

6.2 Trabalho futuro

As simulações efetuadas indicam que o SST projetado apresenta um excelente desempenho, para todas as condições testadas. Por se tratarem de assuntos complexos, que extravasam o horizonte temporal da dissertação (um semestre):

1. Otimização dos controladores -

Todos os controladores utilizados no projeto do SST, com exceção do controlador *droop* dos DAB's, são do tipo PI. É relevante investigar a aplicação de tecnologias mais recentes, como controladores PI do tipo *Fuzzy*, ou controlo preditivo.

2. Falhas nos semicondutores -

O sistema desenvolvido não mitiga falhas nos dispositivos semicondutores. É relevante investigar formas de corrigir falhas nos MOSFETs SiC, como por exemplo, utilizar módulos redundantes ou operar a ponte H onde ocorre a falha como uma meia-ponte, se a situação assim o permitir.

3. Circuito de arranque -

No modelo Simulink assumiu-se que cada condensador tinha um nível de tensão inicial igual ao seu valor nominal. Numa aplicação real isto não acontece. Os condensadores devem ser carregados por meio de um circuito conveniente e o SST só poderá entrar em funcionamento depois deste processo.

4. Integração de energias renováveis no barramento DC -

É relevante estudar a integração de energias renováveis no sistema, conectando-as ao barramento DC comum, de 800V.

5. Conversor LLC ressonante -

Dado à excelente eficiência do conversor LLC, é interessante estudar a sua inserção no estágio intermédio, substituindo os DAB's. O seu dimensionamento é um trabalho complexo e é um excelente tema para trabalho futuro.

6. Validação experimental -

Tendo o modelo em Simulink um excelente desempenho, há que validar a solução desenvolvida experimentalmente e testar a sua robustez através de vários testes.

Referências

- [1] S. Falcones, X. Mao, e R. Ayyanar. Topology comparison for solid state transformer implementation. Em *IEEE PES General Meeting*, páginas 1–8, 2010.
- [2] Fernando Martinez-Rodrigo, Dionisio Ramirez, Alexis Rey-Boué, Santiago Depablo, e Luis Lucas. Modular multilevel converters: Control and applications. *Energies*, 10:1709, 10 2017. doi:10.3390/en10111709.
- [3] Sixing Du, Apparao Dekka, Bin Wu, e Navid Zargari. *Modular multilevel converters: analysis, control, and applications*. Número 67 em IEEE Press series on power engineering. IEEE Press ; Wiley, Piscataway, NJ : Hoboken, New Jersey, 2018. OCLC: ocn992399344.
- [4] Jose Rodriguez, Leopoldo Franquelo, Samir Kouro, Jose Leon, Ramon Portillo, M.M. Prats, e Marcelo Perez. Multilevel converters: An enabling technology for high-power applications. *Proceedings of the IEEE*, 97:1786 – 1817, 12 2009. doi:10.1109/JPROC.2009.2030235.
- [5] L. G. Castro, M. B. Corrêa, C. B. Jacobina, e D. Boroyevich. A fast space-vector algorithm for multilevel converters without coordinates transformation. Em *2010 IEEE Energy Conversion Congress and Exposition*, páginas 2543–2547, 2010.
- [6] Othman Hassan. A simple staircase modulation for a cascaded h-bridge multilevel inverter. 12 2019.
- [7] J. Hiltunen, V. Väisänen, R. Juntunen, e P. Silventoinen. Variable-frequency phase shift modulation of a dual active bridge converter. *IEEE Transactions on Power Electronics*, 30(12):7138–7148, 2015.
- [8] Nikolaus Schibli. Symmetrical multilevel converters with two quadrant dc-dc feeding. página 294, 2000.
- [9] Boost PWM DC-DC Converter. Em Marian K. Kazimierczuk, editor, *Pulse-Width Modulated DC-DC Power Converters*, páginas 90–144. John Wiley & Sons, Inc., Hoboken, NJ, USA, Setembro 2015. URL: <http://doi.wiley.com/10.1002/9781119009597.ch3>, doi:10.1002/9781119009597.ch3.
- [10] M. Zarif e M. Monfared. Step-by-step design and tuning of voc control loops for grid connected rectifiers. *International Journal of Electrical Power Energy Systems*, 64:708 – 713, 2015. URL: <http://www.sciencedirect.com/science/article/pii/S0142061514005225>, doi:<https://doi.org/10.1016/j.ijepes.2014.07.078>.
- [11] Jang-Hwan Kim e Seung-Ki Sul. A carrier-based pwm method for three-phase four-leg voltage source converters. *IEEE Transactions on Power Electronics*, 19(1):66–75, 2004.

- [12] Ieee recommended practice and requirements for harmonic control in electric power systems. *IEEE Std 519-2014 (Revision of IEEE Std 519-1992)*, páginas 1–29, 2014.
- [13] J.H. Harlow. *Electric Power Transformer Engineering*. The Electric Power Engineering Hbk, Second Edition. CRC Press, 2003. URL: <https://books.google.pt/books?id=TH09U9f2m9EC>.
- [14] J. E. Huber e J. W. Kolar. Solid-state transformers: On the origins and evolution of key concepts. *IEEE Industrial Electronics Magazine*, 10(3):19–28, 2016.
- [15] Z. Chen, J. M. Guerrero, e F. Blaabjerg. A review of the state of the art of power electronics for wind turbines. *IEEE Transactions on Power Electronics*, 24(8):1859–1875, 2009.
- [16] T. Liu, X. Yang, W. Chen, Y. Li, Y. Xuan, L. Huang, e X. Hao. Design and implementation of high efficiency control scheme of dual active bridge based 10 kv/1 mw solid state transformer for pv application. *IEEE Transactions on Power Electronics*, 34(5):4223–4238, 2019.
- [17] A. C. Nair e B. G. Fernandes. A solid state transformer based fast charging station for all categories of electric vehicles. Em *IECON 2018 - 44th Annual Conference of the IEEE Industrial Electronics Society*, páginas 1989–1994, 2018.
- [18] X. She, A. Q. Huang, e R. Burgos. Review of solid-state transformer technologies and their application in power distribution systems. *IEEE Journal of Emerging and Selected Topics in Power Electronics*, 1(3):186–198, 2013.
- [19] S. Bhattacharya, T. Zhao, G. Wang, S. Dutta, S. Baek, Y. Du, B. Parkhideh, X. Zhou, e A. Q. Huang. Design and development of generation-i silicon based solid state transformer. Em *2010 Twenty-Fifth Annual IEEE Applied Power Electronics Conference and Exposition (APEC)*, páginas 1666–1673, 2010.
- [20] K. H. Ahmed, S. J. Finney, e B. W. Williams. Passive filter design for three-phase inverter interfacing in distributed generation. Em *2007 Compatibility in Power Electronics*, páginas 1–9, 2007.
- [21] J. R. Rodriguez, J. W. Dixon, J. R. Espinoza, J. Pontt, e P. Lezana. Pwm regenerative rectifiers: state of the art. *IEEE Transactions on Industrial Electronics*, 52(1):5–22, 2005.
- [22] S. Kouro, J. Rodriguez, B. Wu, S. Bernet, e M. Perez. Powering the future of industry: High-power adjustable speed drive topologies. *IEEE Industry Applications Magazine*, 18(4):26–39, 2012.
- [23] Sang-Hoon Kim. Chapter 7 - pulse width modulation inverters. Em Sang-Hoon Kim, editor, *Electric Motor Control*, páginas 265 – 340. Elsevier, 2017. URL: <http://www.sciencedirect.com/science/article/pii/B9780128121382000076>, doi:<https://doi.org/10.1016/B978-0-12-812138-2.00007-6>.
- [24] Thomas Bruckner e Steffen Bernet. The active npc converter for medium-voltage applications. Em *Fourtieth IAS Annual Meeting. Conference Record of the 2005 Industry Applications Conference, 2005.*, volume 1, páginas 84–91 Vol. 1, 2005.
- [25] Jose Rodriguez, Leopoldo Franquelo, Samir Kouro, Jose Leon, Ramon Portillo, M.M. Prats, e Marcelo Perez. Multilevel converters: An enabling technology for high-power applications. *Proceedings of the IEEE*, 97:1786 – 1817, 12 2009. doi:10.1109/JPROC.2009.2030235.

- [26] R. Marquardt. Modular multilevel converter topologies with dc-short circuit current limitation. Em *8th International Conference on Power Electronics - ECCE Asia*, páginas 1425–1431, May 2011. doi:10.1109/ICPE.2011.5944451.
- [27] Guanjun Ding, Guangfu Tang, Zhiyuan He, e Ming Ding. New technologies of voltage source converter (vsc) for hvdc transmission system based on vsc. Em *2008 IEEE Power and Energy Society General Meeting - Conversion and Delivery of Electrical Energy in the 21st Century*, páginas 1–8, July 2008. doi:10.1109/PES.2008.4596399.
- [28] A. Nami, J. Liang, F. Dijkhuizen, e G. D. Demetriades. Modular multilevel converters for hvdc applications: Review on converter cells and functionalities. *IEEE Transactions on Power Electronics*, 30(1):18–36, Jan 2015. doi:10.1109/TPEL.2014.2327641.
- [29] Fernando Martinez-Rodrigo, Dionisio Ramirez, Alexis Rey-Boué, Santiago Depablo, e Luis Lucas. Modular multilevel converters: Control and applications. *Energies*, 10:1709, 10 2017. doi:10.3390/en10111709.
- [30] L. G. Franquelo, J. Rodriguez, J. I. Leon, S. Kouro, R. Portillo, e M. A. M. Prats. The age of multilevel converters arrives. *IEEE Industrial Electronics Magazine*, 2(2):28–39, 2008.
- [31] Y. Deng, K. H. Teo, C. Duan, T. G. Habetler, e R. G. Harley. A fast and generalized space vector modulation scheme for multilevel inverters. *IEEE Transactions on Power Electronics*, 29(10):5204–5217, 2014.
- [32] Y. Deng e R. G. Harley. Space-vector versus nearest-level pulse width modulation for multi-level converters. *IEEE Transactions on Power Electronics*, 30(6):2962–2974, 2015.
- [33] Q. Chen, R. Raju, D. Dong, e M. Agamy. High frequency transformer insulation in medium voltage sic enabled air-cooled solid-state transformers. Em *2018 IEEE Energy Conversion Congress and Exposition (ECCE)*, páginas 2436–2443, 2018.
- [34] M. N. Kheraluwala, R. W. Gascoigne, D. M. Divan, e E. D. Baumann. Performance characterization of a high-power dual active bridge dc-to-dc converter. *IEEE Transactions on Industry Applications*, 28(6):1294–1301, 1992.
- [35] Zhiqiang Guo e Deshang Sha. *New Topologies and Modulation Schemes for Soft-Switching Isolated DC–DC Converters*. CPSS Power Electronics Series. Springer Singapore, Singapore, 2020. URL: <http://link.springer.com/10.1007/978-981-32-9934-4>, doi:10.1007/978-981-32-9934-4.
- [36] Y. Wang, S. W. H. de Haan, e J. A. Ferreira. Optimal operating ranges of three modulation methods in dual active bridge converters. Em *2009 IEEE 6th International Power Electronics and Motion Control Conference*, páginas 1397–1401, 2009.
- [37] W. Yang, R. Pestana, J. Esteves, F. Reis, L. Yan, C. Yongning, T. Xinshou, e T. Haiyan. Analysis and inspiration of the national load all powered by renewable energy in portugal. Em *2019 IEEE Innovative Smart Grid Technologies - Asia (ISGT Asia)*, páginas 1650–1654, 2019.
- [38] *Symmetrical Components Using Matrix Methods*, chapter 1, páginas 1–14. John Wiley Sons, Ltd, 2016. URL: <https://onlinelibrary.wiley.com/doi/abs/10.1002/9781119226895.ch1>, arXiv:<https://onlinelibrary.wiley.com/doi/pdf/10.1002/9781119226895.ch1>, doi:10.1002/9781119226895.ch1.

- [39] Y. Yu, G. Konstantinou, C. D. Townsend, R. P. Aguilera, e V. G. Agelidis. Delta-connected cascaded h-bridge multilevel converters for large-scale photovoltaic grid integration. *IEEE Transactions on Industrial Electronics*, 64(11):8877–8886, 2017.
- [40] P. T. Krein, R. S. Balog, e M. Mirjafari. Minimum energy and capacitance requirements for single-phase inverters and rectifiers using a ripple port. *IEEE Transactions on Power Electronics*, 27(11):4690–4698, 2012.
- [41] T. Lahlou, M. Abdelrahem, S. Valdes, e H. Herzog. Filter design for grid-connected multilevel chb inverter for battery energy storage systems. Em *2016 International Symposium on Power Electronics, Electrical Drives, Automation and Motion (SPEEDAM)*, páginas 831–836, 2016.
- [42] Semikrom. Semisel. <https://www.semikron.com/service-support/semisel-simulation.html>, 2016. Acedido: 10-06-2020.
- [43] M. Ben Saïd-Romdhane, M.W. Naouar, I. Slama. Belkhdja, e E. Monmasson. Simple and systematic lcl filter design for three-phase grid-connected power converters. *Mathematics and Computers in Simulation*, 130:181 – 193, 2016. 11th International Conference on Modeling and Simulation of Electric Machines, Converters and Systems. URL: <http://www.sciencedirect.com/science/article/pii/S0378475415002116>, doi:<https://doi.org/10.1016/j.matcom.2015.09.011>.
- [44] Florian Krismer. *Modeling and optimization of bidirectional dual active bridge DC-DC converter topologies*. Tese de doutoramento, ETH Zurich, 2010. Artwork Size: 1 Band Medium: application/pdf Pages: 1 Band. URL: <http://hdl.handle.net/20.500.11850/152569>, doi:10.3929/ETHZ-A-006395373.
- [45] R. W. A. A. De Doncker, D. M. Divan, e M. H. Kheraluwala. A three-phase soft-switched high-power-density dc/dc converter for high-power applications. *IEEE Transactions on Industry Applications*, 27(1):63–73, 1991.
- [46] R. T. Naayagi, A. J. Forsyth, e R. Shuttleworth. High-power bidirectional dc–dc converter for aerospace applications. *IEEE Transactions on Power Electronics*, 27(11):4366–4379, 2012.
- [47] G. Ortiz, J. Biela, D. Bortis, e J. W. Kolar. 1 megawatt, 20 khz, isolated, bidirectional 12kv to 1.2kv dc-dc converter for renewable energy applications. Em *The 2010 International Power Electronics Conference - ECCE ASIA -*, páginas 3212–3219, 2010.
- [48] S. Inoue e H. Akagi. A bidirectional dc–dc converter for an energy storage system with galvanic isolation. *IEEE Transactions on Power Electronics*, 22(6):2299–2306, 2007.
- [49] H. Kim e S. Sul. Analysis on output lc filters for pwm inverters. Em *2009 IEEE 6th International Power Electronics and Motion Control Conference*, páginas 384–389, 2009.
- [50] W. Zahoor e S. H. Zaidi. Synchronization and dq current control of grid-connected voltage source inverter. Em *17th IEEE International Multi Topic Conference 2014*, páginas 462–466, 2014.
- [51] Synchronous Reference Frame PLL. Em *Enhanced Phase-Locked Loop Structures for Power and Energy Applications*, páginas 133–145. John Wiley & Sons, Inc, Hoboken, NJ, Março 2014. URL: <http://doi.wiley.com/10.1002/9781118795187.ch6>, doi:10.1002/9781118795187.ch6.

- [52] P. Rodriguez, J. Pou, J. Bergas, J. I. Candela, R. P. Burgos, e D. Boroyevich. Decoupled double synchronous reference frame pll for power converters control. *IEEE Transactions on Power Electronics*, 22(2):584–592, 2007.
- [53] V. Kaura e V. Blasko. Operation of a phase locked loop system under distorted utility conditions. *IEEE Transactions on Industry Applications*, 33(1):58–63, 1997.
- [54]
- [55] W. Zahoor e S. H. Zaidi. Synchronization and dq current control of grid-connected voltage source inverter. Em *17th IEEE International Multi Topic Conference 2014*, páginas 462–466, 2014.
- [56] K. Y. Ahmed, N. Z. Yahaya, V. S. Asirvadam, K. Ramani, e O. Ibrahim. Comparison of fuzzy logic control and pi control for a three-level rectifier based on voltage oriented control. Em *2016 IEEE International Conference on Power and Energy (PECon)*, páginas 127–132, 2016.
- [57] H. Qi, Y. Wu, e Y. Bi. The main parameters design based on three-phase voltage source pwm rectifier of voltage oriented control. Em *2014 International Conference on Information Science, Electronics and Electrical Engineering*, volume 1, páginas 10–13, 2014.
- [58] Wenli Yao, Yongheng Yang, Xiaobin Zhang, e F. Blaabjerg. Digital notch filter based active damping for lcl filters. volume 2015, páginas 2399–2406, 05 2015. doi:10.1109/APEC.2015.7104684.
- [59] Božo Terzić, Goran Majić, e Alojz Slutej. Stability analysis of three-phase pwm converter with lcl filter by means of nonlinear model. *Automatika*, 51:221–232, 07 2010. doi:10.1080/00051144.2010.11828376.
- [60] C. Shin, K. Lim, S. D. Petrus, e J. Choi. Harmonics compensation for grid-connected inverter caused by local nonlinear load. Em *2017 19th International Conference on Electrical Drives and Power Electronics (EDPE)*, páginas 46–52, 2017.
- [61] M. Liserre, F. Blaabjerg, e S. Hansen. Design and control of an lcl-filter-based three-phase active rectifier. *IEEE Transactions on Industry Applications*, 41(5):1281–1291, 2005.
- [62] J. Rodriguez e P. Cortes. *Control of an Active Front-End Rectifier*, páginas 81–98. 2012.
- [63] Ruben Lliuyacc, Juan M. Mauricio, Antonio Gomez-Exposito, Mehdi Savaghebi, e Josep M. Guerrero. Grid-forming vsc control in four-wire systems with unbalanced nonlinear loads. *Electric Power Systems Research*, 152:249 – 256, 2017. URL: <http://www.sciencedirect.com/science/article/pii/S037877961730295X>, doi:https://doi.org/10.1016/j.epsr.2017.07.010.
- [64] Ruben Lliuyacc, Juan M. Mauricio, Antonio Gomez-Exposito, Mehdi Savaghebi, e Josep M. Guerrero. Grid-forming vsc control in four-wire systems with unbalanced nonlinear loads. *Electric Power Systems Research*, 152:249 – 256, 2017. URL: <http://www.sciencedirect.com/science/article/pii/S037877961730295X>, doi:https://doi.org/10.1016/j.epsr.2017.07.010.
- [65] S. Cherati, Naziha Azli, Shahrin Md, e Ali Mortezaei. 04 2011.

- [66] O. V. Nos, S. V. Brovanov, S. A. Kharitonov, P. N. Smirnov, e E. E. Abramushkina. The capacitor voltage balancing of cascaded h-bridge multilevel inverter. Em *2019 IEEE International Conference on Mechatronics (ICM)*, volume 1, páginas 327–331, 2019.
- [67] L. Xiang, W. Jian, Y. Xiaojie, e W. Kun. An improved proportional pulse compensation strategy for dc voltage balance of cascaded h-bridge rectifier. Em *2016 IEEE Energy Conversion Congress and Exposition (ECCE)*, páginas 1–6, 2016.
- [68] H. Yun, D. Jeong, H. Kim, M. Kim, e J. Baek. A simple dc-link balancing controller for a solid-state transformer using cascaded h-bridge rectifiers. Em *2017 19th European Conference on Power Electronics and Applications (EPE'17 ECCE Europe)*, páginas P.1–P.5, 2017.
- [69] A. Pereira Monteiro, C. B. Jacobina, J. P. R. A. Mello, N. B. d. Freitas, e R. R. Matias. Capacitor voltage balancing for single-phase asymmetric cascaded h-bridge inverters. *IEEE Transactions on Industry Applications*, páginas 1–1, 2020.
- [70] A. Routray, R. K. Singh, e R. Mahanty. Capacitor voltage balancing in hybrid cascaded multilevel inverter using modified model predictive control. Em *2020 International Conference on Emerging Trends in Communication, Control and Computing (ICONC3)*, páginas 1–5, 2020.
- [71] Welbert Rodrigues, Thiago De Oliveira, L.M.F. Morais, e Arthur Rosa. Voltage and power balance strategy without communication for a modular solid state transformer based on adaptive droop control. *Energies*, 11, 07 2018. doi:10.3390/en18071802.
- [72] L. Verena Steub. *Study of modulation schemes for the dual-active-bridge converter in a grid-connected photovoltaic park*. Tese de Mestrado, Chalmers University of Technology, Julho 2018.
- [73] Henrique Rocha e Mamede. *Interligação de conversores DAB para aplicação em transformadores de estado sólido*. Tese de Mestrado, Universidade Federal de Santa Catarina, 2016. URL: <https://repositorio.ufsc.br/xmlui/handle/123456789/172327>.

Anexo A

Relatórios da SEMISEL

Foi usada a SEMISEL para realizar o projeto dos semicondutores de cada estágio de conversão. Neste anexo, os relatórios gerados por esta ferramenta são apresentados


A.1 CHB

1. Circuit Parameter

DC/AC: Inverter 1 phase


1.1 Nominal Load

Input voltage (V_{in})	800 V	Output voltage (V_{out})	500 Vrms
Output current (I_{out})	10 Arms	Output power (P_{out})	5 kW
$\cos(\varphi)$	1	Output frequency (f_{out})	50 Hz
Switching frequency (f_{sw})	5 kHz	Modulation	Sinus triangle PWM



1.2 Simple Overload Configuration

Overload current (I_{over})	13 Arms	Overload factor	1.3
Minimum output frequency ($f_{out(min)}$)	2 Hz	Minimum output voltage ($V_{out(min)}$)	110 Vrms
Duration (t_{over})	0.2 s		




2. Product

SK25MH120TSCp

Voltage class: 1200 V
 Current class: 25 A
 Technology: SiC Module

Case: SEMITOP 2 Press-Fit
 Main terminals: Press-Fit Pin
 Baseplate: No

Switches: H-Bridge
 Product status: Sample status



Typical Values used for calculation.

	T	D
I_{ref}	25 A	25 A
V_{ref}	600 V	600 V
$T_{j op}$	150 °C	150 °C
$T_{j max}$	175 °C	175 °C
$V_f @ 25^\circ C, I_{ref}$	2 V	2 V
$V_f @ T_{j op}, I_{ref}$	3.1 V	3.1 V
$R_{g On}$	11 Ohm	
$R_{g Off}$	11 Ohm	11 Ohm
E_{on}	0.78 mJ	
E_{off}	0.33 mJ	0.19 mJ
$R_{th(j-c)}$	1.4 K/W	1.4 K/W
$R_{th(c-s)}$		


$R_{th(c-s)}$ per module: 0 K/W

(Including thermal coupling, heatsink temperature measured underneath module)

3. Cooling

3.1 Product Arrangement

Phase legs per heatsink:	2
Parallel switches:	1
Number of heatsinks:	1
Products per heatsink:	1
Total number of products:	1




3.2 Freely Configurable Heatsink

Cooling method:	Air cooling
Mounting surface width:	69.64 mm
Mounting surface length:	82.64 mm
Fin length:	70 mm
Coolant speed:	7 m/s
Coolant flow rate:	85.99 m³/h

Distance betw. products: **5 mm**

Coolant temperature: **40 °C**

R_{th(s-a)}, steady state: **0.2294 K/W**




4. Calculation Results

This configuration seems to be too powerful.


4.1 Nominal Load

Efficiency: **99.55 %**
 Losses per heatsink: **22.75 W**
 Total power losses: **22.75 W**

Temperature (°C)




Power losses (W)




Single output period results for T

Temperature (°C)




Power losses (W)




Single output period results for D

Temperature (°C)



Power losses (W)




4.2 Overload


Temperature maxima and corresponding power losses

Loadcycle results for T

Temperature (°C)




Power losses (W)




Loadcycle results for D

Temperature (°C)



Power losses (W)




A.2 DAB

1. Circuit Parameter

DC/AC: Inverter 1 phase


1.1 Nominal Load

Input voltage (V_{in})	800 V	Output voltage (V_{out})	560 Vrms
Output current (I_{out})	10 Arms	Output power (P_{out})	4.76 kW
$\cos(\varphi)$	0.85	Output frequency (f_{out})	25000 Hz
Switching frequency (f_{sw})	25 kHz	Modulation	Sinus triangle PWM



1.2 Simple Overload Configuration

Overload current (I_{over})	13 Arms	Overload factor	1.3
Minimum output frequency ($f_{out(min)}$)	25000 Hz	Minimum output voltage ($V_{out(min)}$)	560 Vrms
Duration (t_{over})	0.25 s		




2. Product

SK25MH120TSCp

Voltage class: 1200 V
 Current class: 25 A
 Technology: SiC Module

Case: SEMITOP 2 Press-Fit
 Main terminals: Press-Fit Pin
 Baseplate: No

Switches: H-Bridge
 Product status: Sample status



Typical Values used for calculation.

	T	D
I_{ref}	25 A	25 A
V_{ref}	600 V	600 V
$T_{j op}$	150 °C	150 °C
$T_{j max}$	175 °C	175 °C
$V_f @ 25^\circ C, I_{ref}$	2 V	2 V
$V_f @ T_{j op}, I_{ref}$	3.1 V	3.1 V
$R_{g On}$	11 Ohm	
$R_{g Off}$	11 Ohm	11 Ohm
E_{on}	0.78 mJ	
E_{off}	0.33 mJ	0.19 mJ
$R_{th(j-c)}$	1.4 K/W	1.4 K/W
$R_{th(c-s)}$		


$R_{th(c-s)}$ per module: 0 K/W

(Including thermal coupling, heatsink temperature measured underneath module)

3. Cooling

3.1 Product Arrangement

Phase legs per heatsink:	2
Parallel switches:	1
Number of heatsinks:	1
Products per heatsink:	1
Total number of products:	1




3.2 Freely Configurable Heatsink

Cooling method:	Air cooling
Mounting surface width:	69.64 mm
Mounting surface length:	82.64 mm
Fin length:	70 mm
Coolant speed:	7 m/s
Coolant flow rate:	85.99 m³/h

Distance betw. products: **5 mm**

Coolant temperature: **40 °C**

R_{th(s-a)}, steady state: **0.2294 K/W**




4. Calculation Results

This configuration seems to be too powerful.


4.1 Nominal Load

Efficiency: **99.09 %**
 Losses per heatsink: **43.88 W**
 Total power losses: **43.88 W**

Temperature (°C)




Power losses (W)




Single output period results for T

Temperature (°C)




Power losses (W)




Single output period results for D

Temperature (°C)



Power losses (W)




4.2 Overload


Temperature maxima and corresponding power losses

Loadcycle results for T

Temperature (°C)




Power losses (W)




Loadcycle results for D

Temperature (°C)



Power losses (W)




A.3 Inversor de tensão

1. Circuit Parameter

DC/AC: Inverter 3 phase


1.1 Nominal Load

Input voltage (V_{in})	800 V	Output voltage (V_{out})	400 Vrms
Output current (I_{out})	144 Arms	Output power (P_{out})	99.766 kW
$\cos(\varphi)$	1	Output frequency (f_{out})	50 Hz
Switching frequency (f_{sw})	5 kHz	Modulation	Sinus triangle PWM



1.2 Simple Overload Configuration

Overload current (I_{over})	216 Arms	Overload factor	1.5
Minimum output frequency ($f_{out(min)}$)	50 Hz	Minimum output voltage ($V_{out(min)}$)	400 Vrms
Duration (t_{over})	0.2 s		




2. Product

SKM350MB120SCH17

Voltage class: 1200 V
 Current class: 300 A
 Technology: SiC Module

Case: SEMITRANS 3
 Main terminals: Screw
 Baseplate: Yes

Switches: Half Bridge
 Product status: Sample status



Typical Values used for calculation.

	T	D
I_{ref}	300 A	100 A
V_{ref}	600 V	600 V
$T_{j\ op}$	150 °C	150 °C
$T_{j\ max}$	175 °C	175 °C
$V_f @ 25^\circ\text{C}, I_{ref}$	1.681 V	1.3995 V
$V_f @ T_{j\ op}, I_{ref}$	2.851 V	1.7991 V
$R_{g\ On}$	1.1 Ohm	
$R_{g\ Off}$	1.1 Ohm	1.1 Ohm
E_{on}	4.7 mJ	
E_{off}	2.3 mJ	0.075 mJ
$R_{th(j-c)}$	0.045 K/W	0.18 K/W
$R_{th(c-s)}$	0.038 K/W	0.073 K/W

$R_{th(c-s)}$ per module: 0.021 K/W

(Including thermal coupling, heatsink temperature measured underneath module)

3. Cooling

3.1 Product Arrangement

Phase legs per heatsink:	3
Parallel switches:	1
Number of heatsinks:	1
Products per heatsink:	3
Total number of products:	3




3.2 Freely Configurable Heatsink

Cooling method:	Air cooling
Mounting surface width:	312.71 mm
Mounting surface length:	211.51 mm
Fin length:	70 mm
Coolant speed:	7 m/s
Coolant flow rate:	386.13 m³/h

Distance betw. products: **5 mm**

Coolant temperature: **40 °C**

R_{th(s-a)}, steady state: **0.0352 K/W**




4. Calculation Results

This configuration seems to be too powerful.


4.1 Nominal Load

Efficiency: **99.44 %**
 Losses per heatsink: **562.99 W**
 Total power losses: **562.99 W**

Temperature (°C)




Power losses (W)




Single output period results for T

Temperature (°C)




Power losses (W)




Single output period results for D

Temperature (°C)



Power losses (W)




4.2 Overload


Temperature maxima and corresponding power losses

Loadcycle results for T

Temperature (°C)




Power losses (W)



Loadcycle results for D

Temperature (°C)



Power losses (W)

